-
公开(公告)号:DE112020000155T5
公开(公告)日:2021-07-29
申请号:DE112020000155
申请日:2020-01-13
Applicant: IBM
Inventor: HISADA TAKASHI , AOKI TOYOHIRO , NAKAMURA EIJI
IPC: H01L21/98 , H01L21/60 , H01L21/78 , H01L23/485 , H01L23/538 , H01L25/065
Abstract: Es wird eine Technik für ein Montieren einer Mehrzahl von Chips offenbart. Es wird eine Mehrzahl von Chip-Schichten hergestellt, die jeweils zumindest einen Chip-Block aufweisen. Jeder Chip-Block weist eine Mehrzahl von Elektroden auf, denen die gleiche Funktion zugewiesen ist. Die Mehrzahl der Chip-Schichten wird der Reihe nach mit Rotation gestapelt, um so zumindest einen Stapel aus sich überlappenden Chip-Blöcken zu konfigurieren. Jeder Stapel enthält eine Mehrzahl von Gruppen vertikal angeordneter Elektroden mit Verschiebungen in der horizontalen Ebene. Für zumindest eine der Gruppen wird eine Durchgangsbohrung zumindest zum Teil in die Mehrzahl der Chip-Schichten hinein gebildet, um so Elektrodenoberflächen von vertikal angeordneten Elektroden in der Gruppe freizulegen. Die Durchgangsbohrung wird mit einem leitfähigen Material gefüllt.
-
2.
公开(公告)号:JP2008243914A
公开(公告)日:2008-10-09
申请号:JP2007078810
申请日:2007-03-26
Applicant: Internatl Business Mach Corp
, インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation Inventor: HISADA TAKASHI , YONEHARA KATSUYUKI
IPC: H01L23/12
CPC classification number: H01L23/49833 , H01L23/3128 , H01L23/49811 , H01L23/49822 , H01L24/05 , H01L24/06 , H01L24/29 , H01L24/32 , H01L24/34 , H01L24/36 , H01L24/37 , H01L24/39 , H01L24/40 , H01L24/41 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/83 , H01L24/84 , H01L24/91 , H01L2224/0401 , H01L2224/04042 , H01L2224/05555 , H01L2224/05556 , H01L2224/05644 , H01L2224/06136 , H01L2224/29101 , H01L2224/29111 , H01L2224/2919 , H01L2224/29298 , H01L2224/32225 , H01L2224/32245 , H01L2224/37011 , H01L2224/371 , H01L2224/37147 , H01L2224/3754 , H01L2224/40095 , H01L2224/40225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/4826 , H01L2224/48465 , H01L2224/48644 , H01L2224/49109 , H01L2224/49171 , H01L2224/73215 , H01L2224/73221 , H01L2224/73265 , H01L2224/83191 , H01L2224/838 , H01L2224/84203 , H01L2224/84801 , H01L2224/8485 , H01L2224/85191 , H01L2224/92247 , H01L2924/0001 , H01L2924/00013 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01074 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/014 , H01L2924/0665 , H01L2924/0781 , H01L2924/14 , H01L2924/1517 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/30107 , H01L2924/00 , H01L2924/00012 , H01L2924/00011 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299 , H01L2224/2929
Abstract: PROBLEM TO BE SOLVED: To provide a structure reducing a voltage drop at a chip central section by a wiring resistance from a peripheral connecting pad arranged around a chip. SOLUTION: Central-section electrode pads 206 for ground and power supply are formed in a central-section region on the chip, and conductor plates 202 for ground and power supply are arranged on the chip through insulating layers 204. The central-section electrode pads 206 for the chip and the conductor plates 202 are connected by wire bonding through opening sections formed to the insulating layers 204 and the conductor plates 202, and lead-out sections 232 formed to the conductor plates 202 are connected to the power-supply wiring pads 220 for the wiring board 208. The central-section electrode pads 206 and the conductor plates 202 are connected by using gold stud bumps. It is preferable that the conductor plates 202 are formed in two layers or more of a multi-layer structure and each plate is used for the power supply and the ground. COPYRIGHT: (C)2009,JPO&INPIT
Abstract translation: 要解决的问题:提供通过布置在芯片周围的外围连接焊盘的布线电阻来降低芯片中心部分的电压降的结构。 解决方案:用于接地和供电的中心部分电极焊盘206形成在芯片上的中心部分区域中,并且用于接地和电源的导体板202通过绝缘层204布置在芯片上。 用于芯片和导体板202的截面电极焊盘206通过形成在绝缘层204和导体板202上的开口部分通过引线接合连接,并且形成于导体板202的引出部分232连接到电源 - 提供用于布线板208的布线焊盘220.中心部分电极焊盘206和导体板202通过使用金柱凸起连接。 优选地,导体板202形成为多层结构的两层或更多层,并且每个板用于电源和接地。 版权所有(C)2009,JPO&INPIT
-
公开(公告)号:DE112020002366T5
公开(公告)日:2022-01-27
申请号:DE112020002366
申请日:2020-05-04
Applicant: IBM
Inventor: AOKI TOYOHIRO , NAKAMURA EIJI , HISADA TAKASHI
Abstract: Eine Injektionsvorrichtung zum Injizieren eines Materials wird offenbart. Die Injektionsvorrichtung enthält einen Behälter zum Lagern des Materials. Die Injektionsvorrichtung enthält des Weiteren einen Kopfkörper, der eine Fläche zum Kontaktieren eines Substrats und einen an der Fläche geöffneten Öffnungsteil zum Austragen des Materials in Fluidverbindung mit dem Behälter aufweist. Die Injektionsvorrichtung enthält des Weiteren ein mit dem Öffnungsteil verbundenes Element, wobei das Element ermöglicht, dass ein Gas in den Öffnungsteil einströmt und aus diesem ausströmt.
-
4.
公开(公告)号:DE112020000155B4
公开(公告)日:2022-01-13
申请号:DE112020000155
申请日:2020-01-13
Applicant: IBM
Inventor: HISADA TAKASHI , AOKI TOYOHIRO , NAKAMURA EIJI
IPC: H01L21/98 , H01L21/60 , H01L21/78 , H01L23/485 , H01L23/538 , H01L25/065
Abstract: Verfahren, das aufweist:Herstellen einer Mehrzahl von Chip-Schichten, die jeweils zumindest einen Chip-Block aufweisen, wobei jeder Chip-Block eine Mehrzahl von Elektroden aufweist, denen eine gleiche Funktion zugewiesen ist;Stapeln der Mehrzahl der Chip-Schichten der Reihe nach mit einer Rotation, um so zumindest einen Stapel aus sich überlappenden Chip-Blöcken zu bilden, wobei jeder Stapel eine Mehrzahl von Gruppen vertikal angeordneter Elektroden mit Verschiebungen in der horizontalen Ebene enthält;für zumindest eine der Mehrzahl von Gruppen Bilden einer Durchgangsbohrung zumindest zum Teil in die Mehrzahl der Chip-Schichten hinein, um so Elektrodenoberflächen vertikal angeordneter Elektroden in der zumindest einen der Mehrzahl von Gruppen freizulegen; undFüllen der Durchgangsbohrung mit einem leitfähigen Material.
-
公开(公告)号:DE112023001643T5
公开(公告)日:2025-04-03
申请号:DE112023001643
申请日:2023-02-19
Applicant: IBM
Inventor: AOKI TOYOHIRO , NAKAMURA KOKI , HISADA TAKASHI
IPC: H01L23/50 , H01L21/60 , H01L23/488
Abstract: Eine Halbleitereinheit enthält zwei Chips mit integrierten Schaltungen (IC). Der erste IC-Chip enthält ein Substrat, einen Abstandshalter, der mit dem Substrat verbunden ist und Löcher aufweist, wobei wenigstens eines der Löcher eine erste Form aufweist, und Löthöcker, die jeweils in den Löchern angeordnet sind. Der zweite IC-Chip enthält ein Substrat, Elektrodenpads, die von dem Substrat ausgehen und jeweils mit den Löthöckern verbunden sind. Wenigstens eines der Elektrodenpads, das dem wenigstens einen der Löthöcker entspricht, weist eine zweite Form auf, und die erste Form und die zweite Form sind nicht deckungsgleich, so dass wenigstens eine Lücke zwischen der ersten Form und der zweiten Form vorliegt, wenn sie aufeinander projiziert werden.
-
公开(公告)号:DE112020004228T5
公开(公告)日:2022-06-15
申请号:DE112020004228
申请日:2020-09-22
Applicant: IBM
Inventor: HISADA TAKASHI , AOKI TOYOHIRO , NAKAMURA EIJI
IPC: H01L21/60 , H01L23/482
Abstract: Es wird eine Technik zum Herstellen einer Bump-Struktur offenbart. Es wird ein Substrat hergestellt, das einen Satz von Kontaktstellen aufweist, die auf einer Oberfläche desselben ausgebildet sind, wobei die Kontaktstellen ein erstes leitfähiges Material aufweisen. Jede Kontaktstelle wird mit einer metallischen Adhäsionsschicht beschichtet. Auf jeder Kontaktstelle wird durch Sintern leitfähiger Partikel unter Verwendung einer Formschicht eine Bump-Basis gebildet, wobei die leitfähigen Partikel ein zweites leitfähiges Material aufweisen, das sich von dem ersten leitfähigen Material unterscheidet.
-
公开(公告)号:AT549741T
公开(公告)日:2012-03-15
申请号:AT04723639
申请日:2004-03-26
Applicant: IBM
Inventor: ANGELL DAVID , BEAULIEU FREDERIC , HISADA TAKASHI , KELLY ADREANNE , MCKNIGHT SAMUEL , MIYAI HIROMITSU , PETRARCA KEVIN , SAUTER WOLFGANG , VOLANT RICHARD , WEINSTEIN CAITLIN
IPC: H01L21/60 , H01L23/485
-
-
-
-
-
-