中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.018 seconds)

    MANUFACTURE OF INTERMEDIATE GAP WORK FUNCTION TUNGSTEN GATE
    1.
    发明专利
    MANUFACTURE OF INTERMEDIATE GAP WORK FUNCTION TUNGSTEN GATE 失效

    公开(公告)号：JPH10135452A

    公开(公告)日：1998-05-22

    申请号：JP29373097

    申请日：1997-10-27

    Applicant: IBM

    Inventor： BUCHANAN DOUGLAS ANDREW ,  MCFEELY FENTON READ ,  YURKAS JOHN JACOB

    IPC: H01L29/78 ,  C23C16/16 ,  H01L21/28 ,  H01L21/3205

    Abstract: PROBLEM TO BE SOLVED: To provide a method of forming an intermediate gap work function tungsten (W) gate and a W electrode directly on a gate dielectric such as an ultra-thin gate dielectric for use in a high speed and high density advanced metal-oxide semiconductor(MOS) and a complementary metal oxide film semiconductor(CMOS) device, and an MOS device and a CMOS device each having at least one W gate or W electrode formed by the above method by chemical vapor deposition(CVD), and to enable the method to be applied to the manufacture of a W electrode which can be used in a quantum device. SOLUTION: This method comprises the steps of (a) vapor depositing a tungsten (W) layer 58 on a gate dielectric 56 arranged on a semiconductor substrate 50 by CVD using W(CO)6 as a material substance, and (b) patterning the structure formed by the step (a) by using a lithography technique in order to form a MOS device including an intermediate gap work function W gate on the gate dielectric 56.

    Method and structure to improve the conductivity of narrow copper filled vias
    2.
    发明专利
    Method and structure to improve the conductivity of narrow copper filled vias 未知

    公开(公告)号：GB2495451A

    公开(公告)日：2013-04-10

    申请号：GB201301210

    申请日：2011-07-13

    Applicant: IBM

    Inventor： MCFEELY FENTON READ ,  YANG CHIH-CHAO

    IPC: H01L23/532 ,  H01L21/768

    Abstract: Techniques for improving the conductivity of copper (Cu)-filled vias are provided. In one aspect, a method of fabricating a Cu-filled via is provided. The method includes the following steps. A via is etched in a dielectric. The via is lined with a diffusion barrier. A thin ruthenium (Ru) layer is conformally deposited onto the diffusion barrier. A thin seed Cu layer is deposited on the Ru layer. A first anneal is performed to increase a grain size of the seed Cu layer. The via is filled with additional Cu. A second anneal is performed to increase the grain size of the additional Cu.

    Aktivierung von Graphen-Pufferschichten auf Siliciumcarbid
    5.
    发明专利
    Aktivierung von Graphen-Pufferschichten auf Siliciumcarbid 未知

    公开(公告)号：DE112010003772B4

    公开(公告)日：2015-05-28

    申请号：DE112010003772

    申请日：2010-08-31

    Applicant: IBM

    Inventor： HANNON JAMES BOWLER ,  MCFEELY FENTON READ ,  YURKAS JOHN JACOB ,  OIDA SATOSHI

    IPC: H01L29/16

    Abstract: Verfahren zum elektrischen Aktivieren einer Struktur, die eine oder mehrere Graphenschichten aufweist, die über einer Siliciumcarbidschicht gebildet sind, wobei das Verfahren umfasst: Unterwerfen der Struktur an ein Oxidationsverfahren, um eine Siliciumoxidschicht mittels eines Oxidierens einer Oberfläche der Siliciumcarbidschicht zu bilden, die zwischen der Siliciumcarbidschicht und der untersten der einen oder mehreren Graphenschichten angeordnet ist, wodurch die unterste Graphenschicht elektrisch aktiviert wird, wobei sp2-Hybridisierung von Kohlenstoffatomen der untersten der einen oder mehreren Graphenschichten nicht zerstört wird, und deren &pgr;-Band wiederhergestellt wird.

    Verfahren und Struktur zur Verbesserung der Leitfähigkeit enger kupfergefüllter Durchkontaktierungen
    8.
    发明专利
    Verfahren und Struktur zur Verbesserung der Leitfähigkeit enger kupfergefüllter Durchkontaktierungen 未知

    公开(公告)号：DE112011101750T5

    公开(公告)日：2013-07-18

    申请号：DE112011101750

    申请日：2011-07-13

    Applicant: IBM

    Inventor： MCFEELY FENTON READ ,  YANG CHIH-CHAO

    IPC: H01L23/532 ,  H01L21/768

    Abstract: Es werden Techniken zur Verbesserung der Leitfähigkeit von mit Kupfer (Cu) gefüllten Durchkontaktierungen bereitgestellt. In einem Aspekt wird ein Verfahren zur Fertigung einer Cu-gefüllten Durchkontaktierung bereitgestellt. Das Verfahren schließt die folgenden Schritte ein. Eine Durchkontaktierung wird in ein Dielektrikum geätzt. Die Durchkontaktierung wird mit einer Diffusionsbarriere ausgekleidet. Eine dünne Ruthenium(Ru)-Schicht wird konform auf der Diffusionsbarriere abgeschieden. Eine dünne Cu-Keimschicht wird auf der Ru-Schicht abgeschieden. Ein erstes Glühen wird durchgeführt, um eine Korngröße der Cu-Keimschicht zu erhöhen. Die Durchkontaktierung wird mit zusätzlichem Cu gefüllt. Ein zweites Glühen wird durchgeführt, um die Korngröße des zusätzlichen Cu zu erhöhen.

Patent Agency Ranking