公开(公告)号：JPH10135452A

公开(公告)日：1998-05-22

申请号：JP29373097

申请日：1997-10-27

Applicant: IBM

Inventor： BUCHANAN DOUGLAS ANDREW ,  MCFEELY FENTON READ ,  YURKAS JOHN JACOB

IPC: H01L29/78 ,  C23C16/16 ,  H01L21/28 ,  H01L21/3205

Abstract: PROBLEM TO BE SOLVED: To provide a method of forming an intermediate gap work function tungsten (W) gate and a W electrode directly on a gate dielectric such as an ultra-thin gate dielectric for use in a high speed and high density advanced metal-oxide semiconductor(MOS) and a complementary metal oxide film semiconductor(CMOS) device, and an MOS device and a CMOS device each having at least one W gate or W electrode formed by the above method by chemical vapor deposition(CVD), and to enable the method to be applied to the manufacture of a W electrode which can be used in a quantum device. SOLUTION: This method comprises the steps of (a) vapor depositing a tungsten (W) layer 58 on a gate dielectric 56 arranged on a semiconductor substrate 50 by CVD using W(CO)6 as a material substance, and (b) patterning the structure formed by the step (a) by using a lithography technique in order to form a MOS device including an intermediate gap work function W gate on the gate dielectric 56.

公开(公告)号：DE112018001069B4

公开(公告)日：2021-07-22

申请号：DE112018001069

申请日：2018-05-17

Applicant: IBM

Inventor： FARMER DAMON BROOKS ,  TANG JIANSHI ,  YURKAS JOHN JACOB ,  HAN SHU-JEN

IPC: H01L29/775 ,  H01L21/336 ,  H01L29/417 ,  H01L29/43

Abstract: Verfahren (600) zum Ausbilden einer Halbleitereinheit, wobei das Verfahren aufweist:Ausbilden (602) einer Nanoröhre (102) über einer Fläche eines Substrats (104);Ausbilden (604) einer Isolationsschicht (200) über der Nanoröhre;Freilegen (606) von Endabschnitten der Nanoröhre;Ausbilden (608) einer Benetzungsschicht (300) auf den Endabschnitten der Nanoröhre;Ausbilden (610) eines Metalls (400) mit niedriger Austrittsarbeit auf der Benetzungsschicht über den Endabschnitten der Nanoröhre; undAusbilden einer Deckschicht (500) über dem Metall mit niedriger Austrittsarbeit,wobei die Benetzungsschicht Titan aufweist, das Metall mit niedriger Austrittsarbeit Scandium aufweist und die Deckschicht Gold aufweist.

公开(公告)号：DE112010003772B4

公开(公告)日：2015-05-28

申请号：DE112010003772

申请日：2010-08-31

Applicant: IBM

Inventor： HANNON JAMES BOWLER ,  MCFEELY FENTON READ ,  YURKAS JOHN JACOB ,  OIDA SATOSHI

IPC: H01L29/16

Abstract: Verfahren zum elektrischen Aktivieren einer Struktur, die eine oder mehrere Graphenschichten aufweist, die über einer Siliciumcarbidschicht gebildet sind, wobei das Verfahren umfasst: Unterwerfen der Struktur an ein Oxidationsverfahren, um eine Siliciumoxidschicht mittels eines Oxidierens einer Oberfläche der Siliciumcarbidschicht zu bilden, die zwischen der Siliciumcarbidschicht und der untersten der einen oder mehreren Graphenschichten angeordnet ist, wodurch die unterste Graphenschicht elektrisch aktiviert wird, wobei sp2-Hybridisierung von Kohlenstoffatomen der untersten der einen oder mehreren Graphenschichten nicht zerstört wird, und deren &pgr;-Band wiederhergestellt wird.

公开(公告)号：GB2486116B

公开(公告)日：2013-02-13

申请号：GB201204308

申请日：2010-08-31

Applicant: IBM

Inventor： MCFEELY FENTON READ ,  YURKAS JOHN JACOB ,  OIDA SATOSHI ,  HANNON JAMES BOWLER

IPC: H01L29/16

Abstract: A method of electrically activating a structure having one or more graphene layers formed on a silicon carbide layer includes subjecting the structure to an oxidation process so as to form a silicon oxide layer disposed between the silicon carbide layer and a bottommost of the one or more graphene layers, thereby electrically activating the bottommost graphene layer.

公开(公告)号：GB2486116A

公开(公告)日：2012-06-06

申请号：GB201204308

申请日：2010-08-31

Applicant: IBM

Inventor： MCFEELY FENTON READ ,  YURKAS JOHN JACOB ,  OIDA SATOSHI ,  HANNON JAMES BOWLER

IPC: H01L29/16

Abstract: A method of electrically activating a structure having one or more graphene layers formed on a silicon carbide layer includes subjecting the structure to an oxidation process so as to form a silicon oxide layer disposed between the silicon carbide layer and a bottommost of the one or more graphene layers, thereby electrically activating the bottommost graphene layer.

公开(公告)号：DE112018001069T5

公开(公告)日：2019-11-21

申请号：DE112018001069

申请日：2018-05-17

Applicant: IBM

Inventor： FARMER DAMON BROOKS ,  TANG JIANSHI ,  YURKAS JOHN JACOB ,  HAN SHU-JEN

IPC: H01L29/772

Abstract: Ausführungsformen der vorliegenden Erfindung beziehen sich auf Verfahren und resultierende Strukturen zum Steigern eines Ansteuerungsstroms und Erhöhen einer Einheitenausbeute bei n-Kohlenstoff-Nanoröhren-Feldeffekttransistoren (CNT-FETs) mit skalierten Kontakten mithilfe einer Benetzungsschicht. Bei einigen Ausführungsformen der Erfindung wird eine Nanoröhre über einer Fläche eines Substrats ausgebildet. Eine Isolationsschicht wird so über der Nanoröhre ausgebildet, dass Endabschnitte der Nanoröhre freiliegen. Ein Metall mit niedriger Austrittsarbeit wird über den Endabschnitten der Nanoröhre ausgebildet, und eine Benetzungsschicht wird zwischen dem Metall mit niedriger Austrittsarbeit und der Nanoröhre ausgebildet.

公开(公告)号：DE112010003772T5

公开(公告)日：2012-10-04

申请号：DE112010003772

申请日：2010-08-31

Applicant: IBM

Inventor： HANNON JAMES BOWLER ,  MCFEELY FENTON READ ,  YURKAS JOHN JACOB ,  OIDA SATOSHI

IPC: H01L29/16

Abstract: Ein Verfahren zum elektrischen Aktivieren einer Struktur, die eine oder mehrere Graphenschichten aufweist, die auf einer Siliciumcarbidschicht gebilden Oxidationsverfahren, um eine Siliciumoxidschicht zu bilden, die zwischen der Siliciumcarbidschicht und der untersten der einen oder mehreren Graphenschichten angeordnet ist, wodurch die unterste Graphenschicht elektrisch aktiviert wird.

公开(公告)号：SG53082A1

公开(公告)日：1998-09-28

申请号：SG1997003593

申请日：1997-09-26

Applicant: IBM

Inventor： BUCHANAN DOUGLAS ANDREW ,  MCFEELY FENTON READ ,  YURKAS JOHN JACOB

IPC: H01L29/78 ,  C23C16/16 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/365

Abstract: A method of fabricating a mid-gap workfunction tungsten gate or W electrode directly onto a gate dielectric material for use in high speed/high density advanced MOS and CMOS devices is provided which utilizes low temperature/low pressure CVD of a tungsten carbonyl. MOS and CMOS devices containing one or more of the CVD W gates or W electrodes manufactured by the present invention are also provided herein.