公开(公告)号：EP2255381A4

公开(公告)日：2012-03-07

申请号：EP09704712

申请日：2009-01-23

Applicant: IBM

Inventor： JOSHI RAJIV V ,  HSU LOIUS LU-CHEN ,  WANG PING-CHUAN ,  YANG ZHIJIAN

IPC: H01L21/337 ,  G11C7/12 ,  G11C11/12 ,  G11C11/404 ,  G11C11/412

CPC classification number: G11C29/04 ,  G11C7/12 ,  G11C11/412

公开(公告)号：JP2011015396A

公开(公告)日：2011-01-20

申请号：JP2010142690

申请日：2010-06-23

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： JOSHI RAJIV VASANT ,  YANG ZHIJIAN ,  GUO JONG-RU ,  WANG PING-CHUAN ,  HSU LOUIS LU-CHEN

IPC: H03K5/08 ,  H01L21/822 ,  H01L27/04 ,  H03F1/52

CPC classification number: H03K17/0822

Abstract: PROBLEM TO BE SOLVED: To provide an apparatus and method for mitigating a leakage current of a semiconductor device before catastrophic leakage current runaway occurs.SOLUTION: A leakage current shift monitor unit 20 is electrically connected to an output node of a leakage current target unit 10 and collects leakage currents from a selected target semiconductor device for two consecutive predefined temporal periods and measures the difference between the collected leakage currents. A comparator 40 receives and compares the outputs of the current shift monitor unit 20 and a reference voltage generator 30. The comparator 40 propagates an alert signal to the leakage current target unit 10 when the leakage voltage output from the leakage current shift monitor unit 20 exceeds the reference voltage, that is, a condition that indicates that the leakage current is about to approach catastrophic runaway levels. This alert signal attains leak mitigation also including a repair voltage to be applied to a gate of the target semiconductor device.

Abstract translation: 要解决的问题：提供一种在灾难性漏电流失控之前减轻半导体器件的漏电流的装置和方法。解决方案：泄漏电流移动监视器单元20电连接到漏电流目标单元10的输出节点 并从所选择的目标半导体器件收集泄漏电流两个连续的预定义时间周期，并测量所收集的漏电流之间的差异。 比较器40接收并比较当前移动监视器单元20和参考电压发生器30的输出。当从泄漏电流移动监视单元20输​​出的泄漏电压超过时，比较器40向泄漏电流目标单元10传播报警信号 参考电压，即表示泄漏电流即将接近灾难性失控水平的条件。 该警报信号还实现泄漏减轻，还包括要施加到目标半导体器件的栅极的修复​​电压。

公开(公告)号：GB2484443A

公开(公告)日：2012-04-11

申请号：GB201201722

申请日：2010-11-23

Applicant: IBM

Inventor： YANG ZHIJIAN ,  WANG PING-CHUAN ,  FENG KAI DI

IPC: H01L29/73 ,  H03F1/30

Abstract: A method of recovering gain in a bipolar transistor includes: providing a bipolar transistor including an emitter, a collector, and a base disposed between junctions at the emitter and the collector; reverse biasing the junction disposed between the emitter and the base with an operational voltage and for an operational time period, so that a current gain β of the transistor is degraded; idling the transistor, and generating a repair current Ibr into the base, while forward biasing the junction disposed between the emitter and the base with a first repair voltage (VEBR), and while at least partly simultaneously reverse biasing the junction disposed between the collector and the base with a second repair voltage (VCBR), for a repair time period (TR), so that the gain is at least partly recovered.

公开(公告)号：DE112010003734T5

公开(公告)日：2012-08-09

申请号：DE112010003734

申请日：2010-11-23

Applicant: IBM

Inventor： WANG PING-CHUAN ,  FENG KAI DI ,  YANG ZHIJIAN

IPC: H03F1/30

Abstract: Ein Verfahren zur Rückgewinnung von Verstärkung in einem bipolaren Transistor, umfasst: Bereitstellung eines bipolaren Transistors umfassend einen Emitter, einen Kollektor und eine Basis, die zwischen den Übergängen zum Emitter und zum Kollektor angeordnet ist; Betrieb in Sperrrichtung des Übergangs, der zwischen dem Emitter und der Basis angeordnet ist mit einer Betriebsspannung und für einen Betriebszeitraum, so dass eine Stromverstärkung &bgr; des Transistors abgebaut wird; Leerlauf des Transistors, und Erzeugung eines Reparatur-Stroms Ibr in der Basis, während des Betriebs in Vorwärtsrichtung des Übergangs, der zwischen dem Emitter und der Basis mit einer ersten Reparatur-Spannung (VBER) angeordnet ist, und während zumindest teilweise gleichzeitigen Betriebs in Sperrrichtung des Übergangs, der zwischen dem Kollektor und der Basis mit einer zweiten Reparatur-Spannung (VCBR) angeordnet ist, für eine Reparatur-Zeitperiode (TR), so dass die Verstärkung zumindest teilweise zurückgewonnen wird.

公开(公告)号：DE112014000289T5

公开(公告)日：2015-12-03

申请号：DE112014000289

申请日：2014-01-07

Applicant: IBM

Inventor： FENG KAI D ,  WANG PING-CHUAN ,  YANG ZHIJIAN ,  YASHCHIN EMMANUEL

IPC: G06F7/58 ,  G06F21/71 ,  G06F21/73

Abstract: Ein echter Rauschgenerator auf einem Chip, der eine eingebettete Rauschquelle mit einer (bzw. mehreren) Zenerdiode(n) mit niedriger Spannung und hohem Rauschen sowie eine lokale Regelschleifen-Zenerdioden-Stromsteuerschaltung enthält. Die vorliegende Erfindung schlägt die Verwendung von stark dotierten Polysilicium- und Silicium-p-n-Diodenstrukturen zum Minimieren der Durchbruchspannung, Erhöhen des Rauschpegels und Verbessern der Zuverlässigkeit vor. Die vorlegende Erfindung schlägt auch eine lokale Regelschleifen-Zenerdioden-Steuerschaltung zum Schützen der Zenerdiode vor einer totalen Überlastung vor.

公开(公告)号：GB2524429A

公开(公告)日：2015-09-23

申请号：GB201511989

申请日：2014-01-07

Applicant: IBM

Inventor： FENG KAI D ,  WANG PING-CHUAN ,  YANG ZHIJIAN ,  YASHCHIN EMMANUEL

IPC: H03B29/00 ,  G06F7/58

Abstract: An on-chip true noise generator including an embedded noise source with a low-voltage, high-noise zener diode(s), and an in-situ close-loop zener diode power control circuit. The present invention proposes the use of heavily doped polysilicon and silicon p-n diode(s) structures to minimize the breakdown voltage, increasing noise level and improving reliability. The present invention also proposes an in-situ close-loop zener diode control circuit to safeguard the zener diode from catastrophic burn-out.

公开(公告)号：DE112012004202T5

公开(公告)日：2014-07-03

申请号：DE112012004202

申请日：2012-10-24

Applicant: IBM

Inventor： YANG ZHIJIAN ,  WANG PING-CHUAN ,  FENG KAI D ,  HOSTETTER JUN EDWIN J

IPC: H03K17/30 ,  H03K17/687

Abstract: Ein Verfahren und eine Vorrichtung zum Instandsetzen von Transistoren weisen das Anlegen einer ersten Spannung an eine Source eines PFET, einer zweiten Spannung an das Gate eines PFET und einer dritten Spannung an den Drain eines PFET über eine vorbestimmte Zeit auf. Wobei die erste Spannung größer als die zweite Spannung und die zweite Spannung größer als die dritte Spannung ist. Durch Anlegen dieser Spannungen stellten die Erfinder fest, dass die Löcher, die im Gate-Dielektrikum eingeschlossen sind, vermindert werden. Auf diese Weise kann die Halbleiterstruktur instandgesetzt bzw. auf oder annähernd auf die ursprünglichen Betriebseigenschaften zurückgestellt werden. Eine zusätzliche Ausführungsform ist ein Verfahren und eine Vorrichtung zum Instandsetzen eines NFET-Transistors durch Anlegen einer ersten Spannung an einen Drain eines NFET, einer zweiten Spannung an das Gate des NFET und einer dritten Spannung an die Source eines NFET über eine vorbestimmte Zeit. Die erste Spannung ist größer als die zweite Spannung und die zweite Spannung größer als die dritte Spannung. Wie bei der ersten Ausführungsform veranschaulicht, liegt das Ziel der Erfindung darin, den Transistor instandzusetzen. Im Falle des NFET sammeln sich die Elektronen während des normalen Betriebs auf dem Gate-Dielektrikum an. Durch Anlegen der Spannungen in der beschriebenen Weise kann der Transistor instandgesetzt werden, so dass er mit oder nahe den ursprünglichen Spezifikationen betrieben wird.

公开(公告)号：DE112010003734B4

公开(公告)日：2014-04-03

申请号：DE112010003734

申请日：2010-11-23

Applicant: IBM

Inventor： WANG PING-CHUAN ,  FENG KAI DI ,  YANG ZHIJIAN

IPC: H03F1/30

Abstract: Verfahren zur Rückgewinnung von Verstärkung in einem bipolaren Transistor, wobei ein Abbau der Verstärkung durch einen Leistungs-Verschleiß der bipolaren Transistor verursacht ist, wobei dieses Verfahren umfasst: Bereitstellung eines bipolaren Transistors umfassend einen Emitter, einen Kollektor und eine Basis, die zwischen den Übergangen zum Emitter und zum Kollektor angeordnet ist; Betrieb in Sperrrichtung des Übergangs, der zwischen dem Emitter und der Basis angeordnet ist mit einer Betriebsspannung und für einen Betriebszeitraum, so dass eine Stromverstärkung &bgr; des Transistors durch den Leistungs-Verschleiß abgebaut wird; Leerlauf des Transistors, und Erzeugung eines Stroms Ibr in der Basis, während des Betriebs in Vorwärtsrichtung des Übergangs, der zwischen dem Emitter und der Basis mit einer ersten Spannung (VBER) angeordnet ist, und während zumindest teilweise gleichzeitigen Betriebs in Sperrrichtung des Übergangs, der zwischen dem Kollektor und der Basis mit einer ...

公开(公告)号：GB2484443B

公开(公告)日：2012-10-03

申请号：GB201201722

申请日：2010-11-23

Applicant: IBM

Inventor： YANG ZHIJIAN ,  WANG PING-CHUAN ,  FENG KAI DI

IPC: H01L29/73 ,  H03F1/30

Abstract: A method of recovering gain in a bipolar transistor includes: providing a bipolar transistor including an emitter, a collector, and a base disposed between junctions at the emitter and the collector; reverse biasing the junction disposed between the emitter and the base with an operational voltage and for an operational time period, so that a current gain &bgr; of the transistor is degraded; idling the transistor, and generating a repair current Ibr into the base, while forward biasing the junction disposed between the emitter and the base with a first repair voltage (VEBR), and while at least partly simultaneously reverse biasing the junction disposed between the collector and the base with a second repair voltage (VCBR), for a repair time period (TR), so that the gain is at least party recovered; wherein VEBR, VCBR and TR have the proportional relationship: TR ∝ (&Dgr;&bgr;)2×exp [1/(Tam+Rth×le×VCER)], VCER=VBER+VCBR, and le=&bgr;×Ibr, &bgr; is the normal current gain of the transistor, &Dgr;&bgr; is the target recovery gain of the transistor in percentage, Tam is the ambient temperature in degrees K, Ibr is the repair current to the base in μamps, Rth is the self-heating thermal resistance of the transistor in K/W, TR is in seconds. The invention further includes structures for implementing the method.