公开(公告)号：FR3107139B1

公开(公告)日：2022-07-29

申请号：FR2001195

申请日：2020-02-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G11C16/02 ,  G06F12/00 ,  G11C7/00 ,  H01L27/115

Abstract: Le dispositif de mémoire (EE) du type mémoire morte électriquement effaçable et programmable comporte des moyens d’écriture (ME) destinés à effectuer une opération d’écriture en réponse à une réception d’une commande d’écriture (COM) d’au moins un octet sélectionné (OCT0i-OCT1i) dans au moins un mot mémoire sélectionné (MWi,j) du plan mémoire (PM), l’opération d’écriture comprenant un cycle d’effacement suivi d’un cycle de programmation, et configurés pour générer, lors du cycle d’effacement, une tension d’effacement dans les cellules mémoires (CEL) de tous les octets (OCT0i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j), et un potentiel d’inhibition d’effacement configuré vis-à-vis de la tension d’effacement pour empêcher l’effacement des cellules mémoires des octets non-sélectionnés (OCT2i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j) qui ne sont pas ledit au moins un octet sélectionné (OCT0i-OCT1i). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3094829B1

公开(公告)日：2021-03-12

申请号：FR1903667

申请日：2019-04-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  AMEZIANE EL HASSANI CHAMA

IPC: G11C16/06 ,  G11C7/22 ,  G11C16/32

Abstract: Le procédé d’écriture de mémoire non-volatile électriquement effaçable et programmable (NVM), comprend dans un cycle d’écriture (100) les étapes suivantes : - connecter fonctionnellement (20) un circuit de filtre (33) appartenant à une interface de communication (80) physiquement connectée sur un bus (BUS), avec un circuit oscillateur (31) ; - générer (31) par le circuit oscillateur un signal d’oscillations (Fosc) et réguler (35) le signal d’oscillation avec le circuit de filtre (33), de façon à générer (30) un signal d’horloge (CLK) pour cadencer (40) le cycle d’écriture. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3095526B1

公开(公告)日：2022-04-22

申请号：FR1904337

申请日：2019-04-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G06F12/02 ,  G06F3/06

Abstract: Le procédé d’écriture de mémoire non-volatile du type électriquement effaçable et programmable (NVM) comprenant un plan mémoire organisé en rangées (RGj) et en colonnes (COLi) de mots mémoire (WDi,j) comprenant chacun des cellules mémoire (CELi,j,k) comportant un transistor d’état (TE) ayant une grille de commande et une grille flottante, comprend une programmation du type à tension partagée d’une cellule mémoire sélectionnée (CELi,j,k). Une première tension positive non nulle (Vlowglobalprog) est appliquée sur les grilles de commande (CGi,j+1) des transistors d’état des cellules mémoires qui ne sont pas sélectionnées, lors de ladite programmation. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3096516A1

公开(公告)日：2020-11-27

申请号：FR1905367

申请日：2019-05-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS

IPC: H01R25/16 ,  H01L21/768 ,  H01L23/60

Abstract: Le circuit intégré comporte un premier rail d’alimentation comprenant un arbre d'alimentation (VDDTR) configuré pour distribuer une tension d’alimentation dans des éléments actifs du circuit (CI), et un dispositif de protection contre les décharges électrostatiques (ESD) comprenant un deuxième rail d’alimentation (VDDBUS) configuré pour écouler un courant de décharge électrostatique (IESDbus) entre une broche d’alimentation (VDD) et une broche de masse (GND), le deuxième rail d’alimentation (VDDBUS) n’étant connecté à aucun élément actif du circuit (CI). Figure de l’abrégé : figure 1

公开(公告)号：FR3095526A1

公开(公告)日：2020-10-30

申请号：FR1904337

申请日：2019-04-25

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G06F12/02 ,  G06F3/06

Abstract: Le procédé d’écriture de mémoire non-volatile du type électriquement effaçable et programmable (NVM) comprenant un plan mémoire organisé en rangées (RGj) et en colonnes (COLi) de mots mémoire (WDi,j) comprenant chacun des cellules mémoire (CELi,j,k) comportant un transistor d’état (TE) ayant une grille de commande et une grille flottante, comprend une programmation du type à tension partagée d’une cellule mémoire sélectionnée (CELi,j,k). Une première tension positive non nulle (Vlowglobalprog) est appliquée sur les grilles de commande (CGi,j+1) des transistors d’état des cellules mémoires qui ne sont pas sélectionnées, lors de ladite programmation. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3133704B1

公开(公告)日：2025-02-07

申请号：FR2202260

申请日：2022-03-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  WELTER LOIC ,  DUMITRESCU MARIA-PAZ ,  SIMOLA ROBERTO

IPC: H01L21/40

Abstract: Le circuit intégré comprend au moins un transistor (200, 400) comportant une structure de grille (STG) et une plaque de champ (FP) disjointes, disposées sur une face avant (FA) d’un substrat semiconducteur (PSUB), et une région de conduction dopée (D) dans le substrat semiconducteur située à l’aplomb d’un bord de la structure de grille (RG2brd) et à l’aplomb d’un bord de la plaque de champ (FPbrd1). Figure pour l’abrégé : Fig 2

公开(公告)号：FR3122943A1

公开(公告)日：2022-11-18

申请号：FR2104996

申请日：2021-05-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  SIMOLA ROBERTO ,  BOIVIN PHILIPPE

IPC: G11C11/04

Abstract: Le circuit intégré de mémoire non-volatile du type électriquement effaçable et programmable comporte des cellules mémoires (CEL), chaque cellule mémoire (CEL) ayant un transistor d’état (TE) comportant une structure de grilles (SG) comprenant une grille de commande (CG) et une grille flottante (FG) disposée sur une face d’un caisson semiconducteur (PW), ainsi qu’une région de source et une région de drain dans le caisson semiconducteur (PW). La région de drain comporte une première région d’implant capacitif (103) positionnée majoritairement sous la structure de grilles (SG) et une région faiblement dopée (LDD) positionnée majoritairement à l’extérieur de la structure de grilles (SG). La région de source comporte une deuxième région d’implant capacitif (105) positionnée majoritairement à l’extérieur de la structure de grilles (SG), la région de source ne comportant pas de région faiblement dopée. Figure pour l’abrégé : Fig 2

公开(公告)号：FR3107971B1

公开(公告)日：2022-02-18

申请号：FR2002132

申请日：2020-03-03

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BROCHIER BEATRICE ,  FIDELIS SYLVAIN

IPC: G06F12/121 ,  G06F12/06

Abstract: Le transpondeur sans contact (TRSP) comporte une mémoire vive statique non-volatile (MEM) comportant des points mémoires (PTM) comprenant chacun une cellule mémoire volatile (FF) et une cellule mémoire non-volatile (EE). Des moyens de traitement protocolaire (MTP) sont configurés pour recevoir des données (DAT), et pour stocker (LTCH) des données reçues (DAT) dans les cellules mémoires volatiles (FF) de la mémoire. Des moyens de traitement d’écriture (MTE) sont configurés, à l’issue de la réception et du stockage des données (DAT), pour enregistrer en un unique cycle d’écriture (NVWR) les données reçues stockées dans les cellules mémoires volatiles (FF), dans les cellules mémoires non-volatiles (EE) des points mémoires respectifs. Figure pour l’abrégé : Fig 3

公开(公告)号：FR3107971A1

公开(公告)日：2021-09-10

申请号：FR2002132

申请日：2020-03-03

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BROCHIER BEATRICE ,  FIDELIS SYLVAIN

IPC: G06F12/121 ,  G06F12/06

Abstract: Le transpondeur sans contact (TRSP) comporte une mémoire vive statique non-volatile (MEM) comportant des points mémoires (PTM) comprenant chacun une cellule mémoire volatile (FF) et une cellule mémoire non-volatile (EE). Des moyens de traitement protocolaire (MTP) sont configurés pour recevoir des données (DAT), et pour stocker (LTCH) des données reçues (DAT) dans les cellules mémoires volatiles (FF) de la mémoire. Des moyens de traitement d’écriture (MTE) sont configurés, à l’issue de la réception et du stockage des données (DAT), pour enregistrer en un unique cycle d’écriture (NVWR) les données reçues stockées dans les cellules mémoires volatiles (FF), dans les cellules mémoires non-volatiles (EE) des points mémoires respectifs. Figure pour l’abrégé : Fig 3

公开(公告)号：FR3107139A1

公开(公告)日：2021-08-13

申请号：FR2001195

申请日：2020-02-06

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  BATTISTA MARC

IPC: G11C16/02 ,  G06F12/00 ,  G11C7/00 ,  H01L27/115

Abstract: Le dispositif de mémoire (EE) du type mémoire morte électriquement effaçable et programmable comporte des moyens d’écriture (ME) destinés à effectuer une opération d’écriture en réponse à une réception d’une commande d’écriture (COM) d’au moins un octet sélectionné (OCT0i-OCT1i) dans au moins un mot mémoire sélectionné (MWi,j) du plan mémoire (PM), l’opération d’écriture comprenant un cycle d’effacement suivi d’un cycle de programmation, et configurés pour générer, lors du cycle d’effacement, une tension d’effacement dans les cellules mémoires (CEL) de tous les octets (OCT0i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j), et un potentiel d’inhibition d’effacement configuré vis-à-vis de la tension d’effacement pour empêcher l’effacement des cellules mémoires des octets non-sélectionnés (OCT2i-OCT3i) dudit au moins un mot mémoire sélectionné (MWi,j) qui ne sont pas ledit au moins un octet sélectionné (OCT0i-OCT1i). Figure pour l’abrégé : Fig 1