用于生产印制电路板的半成品、印制电路板及其生产方法

    公开(公告)号:CN104904326A

    公开(公告)日:2015-09-09

    申请号:CN201380066721.6

    申请日:2013-12-20

    Inventor: M·童鸣凯

    Abstract: 用于生产印制电路板的半成品,其带有多个交替地设置的绝缘层(11)和导电层(12)以及至少一个硬金电镀边缘连接器(5),其特征在于该硬金电镀边缘连接器(5)被设置在该半成品的内导电层(1)上,并被至少一组绝缘层(11)和导电层(12)完全覆盖。本发明的方法用于生产印制电路板,其带有多个交替地设置的绝缘层(11)和导电层(12)以及至少一个硬金电镀边缘连接器(5),其中外导电层被进行表面处理,该方法的特征在于以下步骤:在一组绝缘层(1)和导电层(2)上提供硬金电镀边缘连接器(5),以至少一组绝缘层(11)和导电层(12)覆盖该导电层(2)和该硬金电镀边缘连接器(5),对外导电层(12)进行表面处理,以形成用于与电子部件引线接合的连接器焊盘(13),将该些绝缘层(11)和导电层(12)切割至形成该硬金电镀边缘连接器的导电层(2),从该硬金电镀边缘连接器(5)去除该些绝缘层(11)和导电层(12)。本发明的印制电路板包含多个交替地设置的绝缘层和导电层以及至少一个硬金电镀边缘连接器,其特征在于该硬金电镀边缘连接器(5)被设置在该印制电路板的内导电层(2)上,而形成该硬金电镀边缘连接器(5)的内导电层(2)从该些多个绝缘层(11)和导电层(2)突出。

    内层厚铜电路板及其制作方法

    公开(公告)号:CN104754865A

    公开(公告)日:2015-07-01

    申请号:CN201310733062.9

    申请日:2013-12-26

    Inventor: 王蓓蕾 刘宝林

    CPC classification number: H05K3/403 H05K2201/0919 H05K2201/10272

    Abstract: 本发明公开了一种内层厚铜电路板及其制作方法,以解决现有技术因需要在内层厚铜上钻孔而带来的多种缺陷。上述方法包括:制作具有内层厚铜的电路基板,所述内层厚铜具有至少一个延伸到所述电路基板的成型区域以外的延伸部;保留所述内层厚铜的至少一个延伸部,将所述电路基板的成型区域以外的其它部分去除,得到内层厚铜电路板,所述至少一个延伸部突出于所述内层厚铜电路板的本体以外。

    改进的匹配阻抗表面贴装技术基底面

    公开(公告)号:CN101673886B

    公开(公告)日:2012-07-25

    申请号:CN200910204070.8

    申请日:2005-11-28

    Applicant: FCI公司

    Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法,基板是诸如印刷电路板之类的,例如,其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度,同时限制串扰,并在组件与基板之间提供匹配的阻抗。可以改变过孔排列,以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数,有助于减小电容,并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此,可以改变过孔排列,以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列,以限制在相邻信号导体中的串扰。因此,可以定义过孔排列,以平衡系统的阻抗、串扰和布线密度要求。

    改进的匹配阻抗表面贴装技术基底面

    公开(公告)号:CN101673885B

    公开(公告)日:2012-07-18

    申请号:CN200910204069.5

    申请日:2005-11-28

    Applicant: FCI公司

    Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法,基板是诸如印刷电路板之类的,例如,其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度,同时限制串扰,并在组件与基板之间提供匹配的阻抗。可以改变过孔排列,以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数,有助于减小电容,并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此,可以改变过孔排列,以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列,以限制在相邻信号导体中的串扰。因此,可以定义过孔排列,以平衡系统的阻抗、串扰和布线密度要求。

    改进的匹配阻抗表面贴装技术基底面

    公开(公告)号:CN101673886A

    公开(公告)日:2010-03-17

    申请号:CN200910204070.8

    申请日:2005-11-28

    Applicant: FCI公司

    Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法,基板是诸如印刷电路板之类的,例如,其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度,同时限制串扰,并在组件与基板之间提供匹配的阻抗。可以改变过孔排列,以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数,有助于减小电容,并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此,可以改变过孔排列,以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列,以限制在相邻信号导体中的串扰。因此,可以定义过孔排列,以平衡系统的阻抗、串扰和布线密度要求。

    布线电路基板的制造方法

    公开(公告)号:CN101511149A

    公开(公告)日:2009-08-19

    申请号:CN200910004096.8

    申请日:2009-02-11

    Inventor: 竹村敬史

    Abstract: 本发明提供一种布线电路基板的制造方法,包括:准备包含金属支持层与绝缘层的2层基材的工序;利用光致抗蚀剂覆盖绝缘层的上表面、绝缘层及金属支持层的侧端面的覆盖工序;配置光掩模,使其将在上表面形成端部及导体层的部分遮光,将覆盖上表面的光致抗蚀剂从上方通过光掩模曝光的工序;将覆盖侧端面的光致抗蚀剂从下方曝光的工序;去除光致抗蚀剂的未曝光部分,将曝光部分形成为图案,形成镀敷抗蚀膜的工序;以及形成端部导体层与导体层的工序。

Patent Agency Ranking