公开(公告)号：WO2023275287A1

公开(公告)日：2023-01-05

申请号：PCT/EP2022/068135

申请日：2022-06-30

Applicant: LISA DRÄXLMAIER GMBH

Inventor： BRINKMANN, Andreas

IPC: H05K3/34 ,  H01L23/367 ,  H01L23/498 ,  H05K1/02 ,  H01L23/3677 ,  H01L23/49838 ,  H05K1/0209 ,  H05K2201/0305 ,  H05K2201/09781 ,  H05K2201/0989 ,  H05K2201/09909 ,  H05K2201/10689 ,  H05K2203/0557 ,  H05K2203/1178 ,  H05K3/3421 ,  H05K3/3452

Abstract: Die vorliegende Erfindung bezieht sich auf ein Verfahren zum prozesssicheren Auflöten eines Chipgehäuses (300) auf eine Leiterplatte (100) zum prozesssicheren Auflöten eines Chipgehäuses (300), wobei die Leiterplatte (100) eine metallische Kühlfläche (102), eine Vielzahl von die Kühlfläche (102) umgebenden metallischen Kontaktflächen (104), sowie auf einer der Kühlfläche (102 entgegengesetzten Seite eine rückseitige metallische Gegenfläche aufweist, wobei die Gegenfläche durch offene Vias (106) mit der Kühlfläche (102) verbunden ist, und auf der Kühlfläche (102) Gassen (110) aus Lötstopplack angeordnet sind, die sowohl die Kühlfläche (102) in mehrere Teilflächen (112) unterteilen als auch die Vias (106) umschließen.

公开(公告)号：WO2021252111A1

公开(公告)日：2021-12-16

申请号：PCT/US2021/031134

申请日：2021-05-06

Applicant: RAYTHEON COMPANY

Inventor： BENEDICT, James, E. ,  BENINATI, Gregory, G. ,  PEVZNER, Mikhail ,  SIKINA, Thomas, V. ,  SOUTHWORTH, Andrew, R.

IPC: H05K3/34 ,  H05K3/00 ,  H05K3/40 ,  H05K2201/0305 ,  H05K2201/09154 ,  H05K2201/09572 ,  H05K2203/041 ,  H05K2203/043 ,  H05K2203/046 ,  H05K3/0044 ,  H05K3/0047 ,  H05K3/3485 ,  H05K3/4038

Abstract: A process of fabricating a circuit includes providing a first sheet of dielectric material including a first top surface having at least one first conductive trace and a second sheet of dielectric material including a second top surface having at least one second conductive trace, depositing a first solder bump on the at least one first conductive trace, applying the second sheet of dielectric material to the first sheet of dielectric material with bonding film sandwiched in between, bonding the first and second sheets of dielectric material to one another, and providing a conductive material to connect the first solder bump on the at least one first conductive trace to the at least one second conductive trace.