-
公开(公告)号:CN100433090C
公开(公告)日:2008-11-12
申请号:CN200410035005.4
申请日:2004-04-23
Applicant: 株式会社瑞萨科技
IPC: G09G3/28
CPC classification number: G09G3/296 , G09G3/20 , G09G3/293 , G09G2310/0275 , G09G2330/021
Abstract: 在此公开一种用于提高作为等离子体显示设备这样的显示设备中的驱动能力和功耗的方法。在一个等离子体显示面板显示设备中提供的地址电极驱动电路包括驱动脉冲产生电路,以及多个地址电极驱动部分。在每个地址电极驱动部分中,一个锁存器锁存从另一个锁存器输出的前置脉冲,然后把该脉冲与从该另一个锁存器输出的新脉冲一同输入到异或电路。仅仅当这些脉冲改变时,一个NAND电路输出驱动脉冲/ACL。结果,当位移寄存器输出不改变信号电平的信号时,例如从高电平信号到高电平信号或者从低电平信号到低电平信号,没有输出驱动脉冲/ACL,从而避免无谓的驱动电流消耗。
-
公开(公告)号:CN101290805A
公开(公告)日:2008-10-22
申请号:CN200810091075.X
申请日:2008-04-16
Applicant: 株式会社瑞萨科技
CPC classification number: G11C29/16 , G11C29/1201 , G11C2029/3602
Abstract: 降低了能够访问外部存储器的电路的测试设计成本。包括内置自测电路,用于响应于对能够连接到存储器接口的外部存储器的访问请求,独立于用于执行存储器控制的存储器控制器,测试外部存储器,以及TAP控制器用于控制内置自测电路并参考测试结果。采用多路复用器来根据通过TAP控制器从外部输入的控制信息可切换地选择存储器控制器或内置自测电路作为用于连接到存储器接口的电路。内置自测电路根据通过TAP控制器输入的指令可编程地生成和输出用于存储器测试的图案,并将从外部存储器读取的数据与预期值进行比较。
-
公开(公告)号:CN101290663A
公开(公告)日:2008-10-22
申请号:CN200810098598.7
申请日:2003-10-09
Applicant: 株式会社瑞萨科技
IPC: G06K19/077
CPC classification number: G06K19/07732 , G06K19/0719 , G06K19/07733 , G06K19/07741 , G06K19/07743 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H05K1/0268 , H05K1/117 , H01L2924/00014 , H01L2924/00
Abstract: 与IC卡(MMC卡)(1)中的闪速存储器(15)连接的控制器IC(17)提供有下拉检测单元(35),模式控制器(33),USB模式I/F控制器(37),MS模式I/F控制器(39),以及MMC/SD模式I/F控制器(41)。适配器仅提供有可以容易且廉价形成的部件例如布线和电阻器。因电阻器而引起的下拉由下拉检测单元(35)检测。模式通过经由模式控制器(33)选择USB模式I/F控制器(37),MS模式I/F控制器(39),或MMC/SD模式I/F控制器(41)来改变。因此,与依照其他标准的IC卡的兼容性可以被保证。
-
公开(公告)号:CN101290566A
公开(公告)日:2008-10-22
申请号:CN200810095649.0
申请日:2004-06-24
CPC classification number: G06F7/588 , G11C29/36 , G11C2029/3602
Abstract: 本发明提供一种具备环形振荡电路的随机数产生装置。在本随机数产生装置的环形振荡器(12)中,EX-OR门(21)和4个反相器(22)形成环路。该环路在启动信号为“L”电平时成为稳定状态,在启动信号为“H”电平时成为振荡状态。响应于比环路的延迟时间短的脉冲宽度的启动信号,在输出节点(N1~N5)依次产生作为在“H”电平与“L”电平之间的不确定状态的亚稳态。亚稳态的波形随时间推移而逐渐变小并消失。由于亚稳态的寿命不能控制,所以亚稳态消失的节点是随机的。为此,计数器(13)的输出信号成为依赖于亚稳态的寿命的真随机数数据。因此,能够实现小型且功耗小、性能高的随机数产生装置。
-
公开(公告)号:CN100428187C
公开(公告)日:2008-10-22
申请号:CN200510072796.2
申请日:2005-05-20
Applicant: 株式会社瑞萨科技
IPC: G06F12/00 , G06F12/14 , G06K19/073 , G11C16/02
CPC classification number: G06F12/1408 , G11C29/78
Abstract: 在用于通过非易失性存储器上的修改程序来实现取代部分控制器工作程序的技术中,本发明防止篡改和泄露非易失性存储器和控制器内的存储信息。在开机复位时,如果存在加密的替代程序,则从非易失性存储器转移到易失性存储器,并在实际执行时被解密。无需长时间等待,直至在从复位处理退出之后允许数据处理器的数据处理。由于一旦解密的替代程序被保持于易失性存储器中以便可再使用,所以它在每次被执行时无需解密。由于替代程序被加密,即使非易失性存储器与控制器物理分离以非法转储替代程序,仍难以分析数据。
-
公开(公告)号:CN101276815A
公开(公告)日:2008-10-01
申请号:CN200810009409.4
申请日:2008-02-01
Applicant: 株式会社瑞萨科技
CPC classification number: H01L27/088 , H01L21/823425 , H01L23/66 , H01L24/48 , H01L24/49 , H01L27/0629 , H01L27/0635 , H01L2223/6644 , H01L2224/48227 , H01L2224/49111 , H01L2224/49171 , H01L2924/00014 , H01L2924/01019 , H01L2924/01029 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/12041 , H01L2924/1305 , H01L2924/13091 , H01L2924/19041 , H01L2924/19105 , H01L2924/30107 , H01L2924/3011 , H01L2924/30111 , H01P5/184 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 提供了一种能够促进移动电话等中使用的RF功率模块的微型化的技术。在其中形成了RF功率模块的放大部分的半导体芯片内,形成定向耦合器。定向耦合器的副线与耦合到LDMOSFET的漏区的漏极导线形成在同一层中,所述LDMOSFET将用作半导体芯片的放大部分。因此,预定的漏极导线用作主线,通过经由绝缘膜与所述主线并行布置的副线以及所述主线来配置定向耦合器。
-
公开(公告)号:CN101276764A
公开(公告)日:2008-10-01
申请号:CN200810006291.X
申请日:2008-02-05
Applicant: 株式会社瑞萨科技
CPC classification number: H01L24/73 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/92247 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
Abstract: 本发明的半导体装置的制造方法可以提高利用金-焊接连接来进行倒装焊接时的焊料的润湿性。进行热处理,然后利用金-焊接连接来进行倒装焊接,由此除去附着在焊料6表面上的有机物(碳等),确保焊料6的润湿性,从而可以进行金-焊接连接,所述热处理是指以使封装基板3的表面温度达到160~170℃的方式,隔着配置在喷灯13与封装基板3之间的遮罩12,将燃烧氢气与干燥空气的混合气体而形成的火焰14照射到封装基板3的多个倒装用端子上的焊料6上。
-
公开(公告)号:CN101271893A
公开(公告)日:2008-09-24
申请号:CN200810006289.2
申请日:2008-02-05
Applicant: 株式会社瑞萨科技
IPC: H01L27/04 , H01L23/522
CPC classification number: H01L29/94 , H01L23/5223 , H01L27/0805 , H01L2924/0002 , H01L2924/00
Abstract: 本发明实现电容元件的大容量化和半导体装置的小面积化此两者的并存。将种类彼此不同的多个电容元件堆积配置在半导体基板1上且并联连接。这些电容元件配置在相同平面区域内,且平面尺寸大致相同。下侧的电容元件可作为MOS型电容元件C1,所述MOS型电容元件C1是将设置在半导体基板1上的n型半导体区域4和隔着绝缘膜5而设置在n型半导体区域4上的上部电极6作为两个电极。在电容元件C1的上部配置有由配线M2~M6的梳状图案所形成的MIM型电容元件,并将此MIM型电容元件与电容元件C1并联连接。
-
公开(公告)号:CN100419821C
公开(公告)日:2008-09-17
申请号:CN200410100682.X
申请日:2004-12-08
Applicant: 株式会社瑞萨科技
CPC classification number: G09G3/3688 , G09G2310/0248 , G09G2310/027 , G09G2320/0209
Abstract: 本发明的驱动电路用于驱动具备以下部分的显示板:排列在第1方向上的多条信号线;排列在与上述第1方向交叉的第2方向上的多条扫描线;与上述多条信号线和上述多条扫描线的交点对应设置的多个像素;该各像素其第1端子和上述信号线耦合,其第2端子和上述扫描线耦合,并且其第3端子和上述像素电极耦合的开关元件,具备:把已输入的显示数据向灰度电压变换,并把上述灰度电压输出到上述信号线的变换器;开关被设置在上述信号线和上述变换器之间的第1电气耦合,并且开关被设置在上述多条信号线之间的第2电气耦合的开关电路,用于扫描上述扫描线的1扫描期间包含:上述开关电路关闭上述第1电气耦合并且打开上述第2电气耦合的第1期间;上述开关电路打开上述第1电气耦合并且关闭上述第2电气耦合的第2期间。
-
公开(公告)号:CN101261609A
公开(公告)日:2008-09-10
申请号:CN200810083726.0
申请日:2008-03-10
Applicant: 株式会社瑞萨科技
Abstract: 本发明提供一种实现数据处理的高速化和减轻CPU的负担的事件响应控制技术。除了采用中断控制器(13)还采用事件链接控制器(6),该事件链接控制器(6)响应所产生的事件信号(EVT)而输出与电路模块对应的工作的起动控制信号(STR)。电路模块能够产生事件信号,事件链接控制器根据由事件控制信息(ECI)所定义的上述事件信号与起动控制信号之间的对应来产生上述起动控制信号。由于能够根据事件存储信息规定事件信号与起动控制信号的关联,因此能够按序控制由该关联所规定的多个电路模块的动作。如同中断处理的情况那样,并不伴随基于中央处理装置的保存或返回处理,也并不需要采用针对产生竞争的中断请求的优先级控制。
-
-
-
-
-
-
-
-
-