公开(公告)号：KR101354648B1

公开(公告)日：2014-01-21

申请号：KR1020100032559

申请日：2010-04-09

Applicant: 한국전자통신연구원

Inventor： 박상희 ,  황치선 ,  유민기

IPC: H04N5/44 ,  H04N5/64

CPC classification number: H04N5/63 ,  H04N5/64

Abstract: 본 발명은 전력 절감형 액자 겸용 텔레비전에 관한 것으로, 본 발명에 따른 전력 절감형 액자 겸용 텔레비전은 제1영상을 표시하는 제1디스플레이; 제2영상을 표시하는 저전력형 제2디스플레이; 및 상기 제1디스플레이를 통해 상기 제1영상을 표시하지 않는 경우 상기 제2디스플레이를 통해 상기 제2영상을 표시하도록 제어하는 디스플레이 제어부를 포함한다.

公开(公告)号：KR101343569B1

公开(公告)日：2013-12-20

申请号：KR1020100029135

申请日：2010-03-31

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  변춘원 ,  양신혁 ,  박상희 ,  정순원 ,  강승열 ,  황치선 ,  유병곤

IPC: H01L27/115 ,  H01L29/786 ,  H01L21/8242

Abstract: 본기술은비휘발성메모리셀 및그 제조방법에관한것이다. 본기술은비휘발성메모리셀에있어서, 기판상에형성된반도체막, 버퍼막, 유기강유전체막및 게이트전극을포함하는메모리트랜지스터; 및상기기판상에형성된상기반도체막, 상기버퍼막, 게이트절연막및 상기게이트전극을포함하는구동트랜지스터를포함한다. 본기술에따르면, 동일한기판상에형성된메모리트랜지스터및 구동트랜지스터를구비하며, 가시광영역에서투명한비휘발성메모리셀을제공할수 있다.

公开(公告)号：KR1020110021632A

公开(公告)日：2011-03-04

申请号：KR1020100029135

申请日：2010-03-31

Applicant: 한국전자통신연구원

Inventor： 윤성민 ,  변춘원 ,  양신혁 ,  박상희 ,  정순원 ,  강승열 ,  황치선 ,  유병곤

IPC: H01L27/115 ,  H01L29/786 ,  H01L21/8242

CPC classification number: H01L21/28273 ,  H01L21/28291 ,  H01L27/1159 ,  H01L29/78645

Abstract: PURPOSE: A nonvolatile memory cell and a manufacturing method thereof are provided to reduce the additional packaging expense by mounting the memory transistor inside the system and omitting the external memory. CONSTITUTION: A memory transistor including a semiconductor film(204A), a buffer layer(206A), an organic ferroelectric film(208A), and a gate electrode(214) is formed on a substrate(200). A driving transistor including the semiconductor film, a buffer layer, a gate insulating layer(209A), and a gate electrode is formed on the top of the substrate. The buffer layer is interposed between the semiconductor film and the organic ferroelectric film.

Abstract translation: 目的：提供一种非易失性存储单元及其制造方法，通过将存储晶体管安装在系统内并省略外部存储器来减少额外的封装费用。 构成：在衬底（200）上形成包括半导体膜（204A），缓冲层（206A），有机铁电体膜（208A）和栅电极（214）的存储晶体管。 包括半导体膜，缓冲层，栅极绝缘层（209A）和栅电极的驱动晶体管形成在基板的顶部。 缓冲层介于半导体膜和有机铁电体膜之间。

公开(公告)号：KR1020100128388A

公开(公告)日：2010-12-08

申请号：KR1020090046757

申请日：2009-05-28

Applicant: 한국전자통신연구원

Inventor： 유민기 ,  황치선 ,  박상희 ,  정우석 ,  조경익

IPC: G06F3/042 ,  G06F3/041 ,  G02F1/13

CPC classification number: G06F3/042 ,  G06F3/0412 ,  G06F2203/04103 ,  H01B5/14

Abstract: PURPOSE: An optical touch screen is provided to be efficiently applied to existing touch screen technology by being operated as a laser pointer. CONSTITUTION: A first electrode(110) is formed on a substrate, and a photocurrent generation semiconductor(120) is formed on the first electrode. A second electrode(130) is formed on the photocurrent generation semiconductor. The photocurrent generation semiconductor electrically connects first and second electrodes in a region to which an optical point is applied from the outside. In addition, the photocurrent generation semiconductor is made of a transparent material of which electric resistance varies according to the intensity of irradiated light.

Abstract translation: 目的：提供光触摸屏，通过作为激光指示器操作，有效地应用于现有的触摸屏技术。 构成：在基板上形成第一电极（110），在第一电极上形成光电流产生用半导体（120）。 在光电流产生半导体上形成第二电极（130）。 光电流产生半导体在从外部施加光点的区域中电连接第一和第二电极。 此外，光电流产生半导体由电阻根据照射光的强度而变化的透明材料制成。

公开(公告)号：KR100996644B1

公开(公告)日：2010-11-25

申请号：KR1020080024208

申请日：2008-03-17

Applicant: 한국전자통신연구원

Inventor： 박상희 ,  황치선 ,  변춘원 ,  양신혁 ,  이정익 ,  조두희 ,  신재헌 ,  유민기 ,  윤성민 ,  정우석 ,  권오상 ,  박은숙 ,  추혜용

IPC: H01L29/786

Abstract: 본 발명은 ZnO TFT의 제조방법에 관한 것이다. 본 발명에 따른 ZnO TFT의 제조방법은 최적의 공정 조건하에서 아연 전구체와 산소 전구체를 이용하여 원자층 증착법을 통해 이상적인 조성의 ZnO 반도체막을 형성하는 단계를 포함하며, 또한 원자층 증착법을 이용하여 플라즈마 발생을 포함하는 공정을 사용하지 않는 공정으로 일차 절연막을 형성함에 따라 소자의 성능, 특히 이동도와 신뢰성을 개선시킬 수 있다.
산화아연, 원자층 증착법, 반도체막, 일차 절연막

公开(公告)号：KR1020100073074A

公开(公告)日：2010-07-01

申请号：KR1020080131659

申请日：2008-12-22

Applicant: 한국전자통신연구원

Inventor： 유민기 ,  황치선 ,  박상희 ,  추혜용 ,  조경익

IPC: H01B7/18 ,  H01B7/00

Abstract: PURPOSE: A transparent conductive film is provided to form a metal electrode of low resistance by forming a laminating structure of an oxide/meta/nitride. CONSTITUTION: A transparent conductive film includes a first transparent layer(120), a metal layer(130) and a second transparent layer(140). The first transparent layer is formed on a substrate(100). The metal layer is formed on the first transparent layer. The second transparent layer is formed on the metal layer. The first transparent layer is made of an oxide film. The first transparent layer has 1.9 or more refractive indexes. The second transparent layer is made of a nitride film or a sulfide film. A total thickness of the second transparent layer and the first transparent layer is 30nm to 70nm.

Abstract translation: 目的：通过形成氧化物/中间/氮化物的层压结构，提供透明导电膜以形成低电阻的金属电极。 构成：透明导电膜包括第一透明层（120），金属层（130）和第二透明层（140）。 第一透明层形成在基板（100）上。 金属层形成在第一透明层上。 第二透明层形成在金属层上。 第一透明层由氧化膜制成。 第一透明层的折射率为1.9以上。 第二透明层由氮化物膜或硫化物膜制成。 第二透明层和第一透明层的总厚度为30nm〜70nm。

公开(公告)号：KR100957780B1

公开(公告)日：2010-05-13

申请号：KR1020070132744

申请日：2007-12-17

Applicant: 한국전자통신연구원

Inventor： 정우석 ,  양신혁 ,  변춘원 ,  박상희 ,  황치선

IPC: H01L29/772 ,  H01L29/786

Abstract: 본 발명은 투명 전자 소자 및 그 제조 방법에 관한 것으로, 투명 전자 소자의 채널층을 형성할 때, ZnO 계열 또는 SiOx 계열의 투명 물질로 제1 채널층을 형성한 다음, 그 상부, 하부 또는 내부에 낮은 비저항 및 높은 이동성을 갖는 물질로 제2 채널층을 얇게 형성함으로써, 투명 전자 소자의 전체 이동성 및 안정성을 향상시킬 수 있는 것을 특징으로 한다. 또한, p-type 채널과 n-type 채널을 동시에 형성할 수 있으므로 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하여 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있는 것을 특징으로 한다.
투명 전자 소자, TTFT, n-type, p-type, 채널, 버퍼층, 저온, 안정성

Abstract translation: 本发明涉及透明电子器件及其制造方法，在形成透明电子器件的沟道层时，第一沟道层由ZnO基或SiOx基透明材料形成， 利用具有低电阻率和高迁移率的材料使第二沟道层变薄，由此提高透明电子器件的整体迁移率和稳定性。 另外，由于可以同时形成p型沟道和n型沟道，所以可以降低制造工艺和制造成本，并且可以实现CMOS，由此大大提高显示驱动装置的设计余量和性能 它应。

公开(公告)号：KR1020100006519A

公开(公告)日：2010-01-19

申请号：KR1020080071163

申请日：2008-07-22

Applicant: 한국전자통신연구원

Inventor： 조두희 ,  박상희 ,  황치선 ,  추혜용 ,  조경익 ,  양신혁 ,  변춘원 ,  박은숙 ,  권오상 ,  유민기 ,  신재헌 ,  정우석 ,  정승묵 ,  이정익

IPC: C04B35/00 ,  H01B1/08 ,  H01L21/336 ,  H01L29/78

CPC classification number: C04B35/00 ,  H01B1/08 ,  H01L21/02554 ,  H01L21/02565 ,  H01L29/78693

Abstract: PURPOSE: An oxide semiconductor thin film composition is provided to obtain stable and transparent oxide semiconductor thin film having high mobility through low temperature process. CONSTITUTION: An oxide semiconductor thin film composition is amorphous state containing aluminum-containing oxide, zinc-containing oxide, indium-containing oxide, and tin-containing oxide. The ratio of the metal components is 30-95at% of zinc, 1-65at% of indium, 1-50at% of tin and remaining amount of aluminum.

Abstract translation: 目的：提供氧化物半导体薄膜组合物以获得通过低温处理具有高迁移率的稳定且透明的氧化物半导体薄膜。 构成：氧化物半导体薄膜组合物是含有含氧氧化物，含锌氧化物，含铟氧化物和含锡氧化物的非晶态。 金属成分的比例为锌的30-95原子％，铟的1-65原子％，锡的1-50原子％和铝的剩余量。

公开(公告)号：KR1020090099140A

公开(公告)日：2009-09-22

申请号：KR1020080024208

申请日：2008-03-17

Applicant: 한국전자통신연구원

Inventor： 박상희 ,  황치선 ,  변춘원 ,  양신혁 ,  이정익 ,  조두희 ,  신재헌 ,  유민기 ,  윤성민 ,  정우석 ,  권오상 ,  박은숙 ,  추혜용

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L21/02554

Abstract: A manufacturing method of a ZnO TFT is provided to reduce a defect inside a semiconductor thin film by controlling a deposition temperature after selecting oxygen plasma or ozone as oxygen precursor. A ZnO semiconductor film(30) is formed on a substrate(10) through an atomic layer deposition method using Zn precursor and ozone at a temperature of 250~350°C or Zn precursor and oxygen plasma at a temperature of 150~250°C. An insulation film(40) is formed on a top part of the ZnO semiconductor film through the atomic layer deposition method using the oxygen precursor selected from ozone or water at a temperature less than 250°C. A gate electrode(50) is formed on a top part of the insulation film. The ZnO semiconductor film has thickness of 5~40nm. The substrate is a substrate in which a source/drain electrode(20) is formed and a substrate in which the gate electrode and the insulation film are formed.

Abstract translation: 提供ZnO薄膜晶体管的制造方法，通过在选择氧等离子体或臭氧作为氧前体后控制沉积温度来减少半导体薄膜内的缺陷。 在250〜350℃的温度下，使用Zn前体和臭氧，在150〜250℃的温度下，通过Zn前体和氧等离子体，通过原子层沉积法在基板（10）上形成ZnO半导体膜（30） 。 通过使用在低于250℃的温度下使用选自臭氧或水的氧前体的原子层沉积方法，在ZnO半导体膜的顶部上形成绝缘膜（40）。 在绝缘膜的顶部形成有栅电极（50）。 ZnO半导体膜的厚度为5〜40nm。 基板是形成源极/漏极（20）的基板和形成有栅电极和绝缘膜的基板。

公开(公告)号：KR1020090090512A

公开(公告)日：2009-08-26

申请号：KR1020080015768

申请日：2008-02-21

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 변춘원 ,  황치선 ,  박상희 ,  권오경

IPC: H03K19/0175

CPC classification number: H03K19/018521 ,  H03K3/356113 ,  H03K19/0013

Abstract: A level shift circuit is provided to simplify a structure of a circuit by using one input signal. A source and a drain of a first transistor(N1) are connected to an output terminal and a power terminal. A capacitor(C1) is positioned between a gate of the first transistor and the output terminal. A source and a drain of a second transistor(N2) are connected to a ground terminal and the output terminal. A gate of the second transistor is connected to the input terminal. A gate voltage control part includes a third transistor(N3) and a fourth transistor(N4). The gate voltage control part reduces a short circuit current from the power terminal to the ground terminal while maintaining a bootstrapping effect. A drain and a gate of the third transistor are connected to the input terminal. A source of the third transistor is connected to the gate of the first transistor. A drain and a gate of the fourth transistor are connected to the gate of the first transistor. A source of the fourth transistor is connected to the output terminal.

Abstract translation: 提供电平移位电路以通过使用一个输入信号来简化电路的结构。 第一晶体管（N1）的源极和漏极连接到输出端子和电源端子。 电容器（C1）位于第一晶体管的栅极和输出端子之间。 第二晶体管（N2）的源极和漏极连接到接地端子和输出端子。 第二晶体管的栅极连接到输入端。 栅极电压控制部分包括第三晶体管（N3）和第四晶体管（N4）。 栅极电压控制部分在保持自举效应的同时，减少从电源端子到接地端子的短路电流。 第三晶体管的漏极和栅极连接到输入端子。 第三晶体管的源极连接到第一晶体管的栅极。 第四晶体管的漏极和栅极连接到第一晶体管的栅极。 第四晶体管的源极连接到输出端子。