-
公开(公告)号：KR1020110134145A
公开(公告)日：2011-12-14
申请号：KR1020100053968
申请日：2010-06-08
Applicant: 한국전자통신연구원
CPC classification number: G11C11/22
Abstract: PURPOSE: A memory cell and a memory device using the same are provided to improve integrity of the memory cell by reducing the number of wires for one memory cell. CONSTITUTION: A reference voltage is applied to a drain of a ferroelectric transistor. A first switch connects a source of the ferroelectric transistor to a first line(L1) in response to a scan signal. A second switch(TB) connects a gate of the ferroelectric transistor to a second line(L2) in response to the scan signal. The scan line is connected to the gate of the first switch and the second switch and applies the scan signal. A reference line is connected to the drain of the ferroelectric transistor.
Abstract translation: 目的：提供一种存储单元和使用该存储单元的存储器件，以通过减少一个存储器单元的导线数来改善存储单元的完整性。 构成：将参考电压施加到铁电晶体管的漏极。 第一开关响应于扫描信号将铁电晶体管的源极连接到第一线（L1）。 第二开关（TB）响应于扫描信号将铁电晶体管的栅极连接到第二线（L2）。 扫描线连接到第一开关和第二开关的栅极并施加扫描信号。 参考线连接到铁电晶体管的漏极。
-
公开(公告)号：KR1020160103233A
公开(公告)日：2016-09-01
申请号：KR1020150025283
申请日：2015-02-23
Applicant: 한국전자통신연구원
IPC: H03K19/0185
CPC classification number: H03K19/018507
Abstract: 레벨시프터회로는전원단자와출력단자사이에연결되고, 입력단자로부터제1 게이트에전달되는입력신호및 제2 게이트전달되는신호에응답하여, 상기전원단자로부터인가되는전원전압을상기출력단자에전달하는제1 트랜지스터및 상기출력단자에연결되고, 게이트에전달되는게이트신호에응답하여접지전압을상기출력단자에전달하는제2 트랜지스터를포함한다.
Abstract translation: 电平移位器电路包括第一晶体管和第二晶体管。 第一晶体管连接到电源端子和输出端子，并响应于从输入端子传输到第一栅极的输入信号，将从电源端子施加的电源电压传送到输出端子，并将信号传送到 第二门 第二晶体管连接到电源端子，并响应于传送到门的栅极信号将接地电压传送到输出端。 因此，本发明可以通过在电平移位器电路中形成作为双栅极晶体管的主晶体管来提高耗尽模式或增加模式中的功率效率。
-
Patent Agency Ranking
公开(公告)号：KR1020150069317A
公开(公告)日：2015-06-23
申请号：KR1020130155593
申请日：2013-12-13
Applicant: 한국전자통신연구원 , 건국대학교 산학협력단
IPC: G09G3/20
Abstract: 본발명의실시예에따른게이트드라이버회로는복수의스테이지들을포함하고, 각각의스테이지는다이오드커넥션을이루는두 개의입력트랜지스터로구성된입력부, 풀-업트랜지스터와부트스트랩커패시터로구성된풀-업부, 각각두 개의트랜지스터로구성된제 1 및제 2 풀-다운부를포함한다. 실시예에따라서, 입력부및 풀-업부사이의노드에연결된입력커패시터를더 포함할수 있다. 그리고, 출력단자에연결되어하이상태나로우상태의출력신호를다음스테이지로전송하도록구성된캐리부를더 포함할수 있다. 본발명에의하면, 공핍모드특성을갖는산화물박막트랜지스터를안정적으로동작시킬수 있고, 소비전력도감소시킬수 있다. 또한, 게이트드라이버회로의각 스테이지의출력파형이이전스테이지의출력파형과절반씩중첩되게출력함으로써픽셀의충전시간을늘릴수 있다.
Abstract translation: 根据本发明实施例的栅极驱动器电路包括多个级。 每个级包括输入部分，其包括二极管连接的两个输入晶体管，由上拉晶体管和自举电容器组成的上拉部分，以及由两个晶体管组成的下拉部分。 根据实施例，本发明还包括连接到输入部分和上拉部分之间的节点的输入电容器。 本发明还包括一个进位部分，连接到一个输出端，并将一个高或低状态的输出信号传送到下一级。 根据本发明，可以稳定地操作具有耗尽特性的氧化物薄膜晶体管。 功耗可以降低。 此外，栅极驱动电路的各级的输出波形与前一级的输出波形重叠，然后被输出。 由此，可以延长像素的充电时间。
-
公开(公告)号：KR101395086B1
公开(公告)日：2014-05-19
申请号：KR1020100053968
申请日：2010-06-08
Applicant: 한국전자통신연구원
CPC classification number: G11C11/22
Abstract: 본 발명은 메모리 셀 및 이를 이용한 메모리 장치에 관한 것으로, 특히 저장 수단으로서 강유전체 트랜지스터를 구비한 비휘발성 비파괴 판독형 랜덤 억세스 메모리 셀 및 이를 이용한 메모리 장치에 관한 것이다. 본 발명은 메모리 셀에 있어서, 드레인에 기준 전압이 인가되는 강유전체 트랜지스터; 스캔 신호에 응답하여 상기 강유전체 트랜지스터의 소스를 제1라인에 연결시키는 제1스위치; 및 스캔 신호에 응답하여 상기 강유전체 트랜지스터의 게이트를 제2라인에 연결시키는 제2스위치를 포함한다. 본 발명에 따르면, 랜덤 억세스가 가능하며, 리드 동작시 비파괴형으로 동작하는 메모리 장치를 제공할 수 있다.
-
公开(公告)号：KR100996644B1
公开(公告)日：2010-11-25
申请号：KR1020080024208
申请日：2008-03-17
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 ZnO TFT의 제조방법에 관한 것이다. 본 발명에 따른 ZnO TFT의 제조방법은 최적의 공정 조건하에서 아연 전구체와 산소 전구체를 이용하여 원자층 증착법을 통해 이상적인 조성의 ZnO 반도체막을 형성하는 단계를 포함하며, 또한 원자층 증착법을 이용하여 플라즈마 발생을 포함하는 공정을 사용하지 않는 공정으로 일차 절연막을 형성함에 따라 소자의 성능, 특히 이동도와 신뢰성을 개선시킬 수 있다.
산화아연, 원자층 증착법, 반도체막, 일차 절연막-
公开(公告)号：KR1020100006519A
公开(公告)日：2010-01-19
申请号：KR1020080071163
申请日：2008-07-22
Applicant: 한국전자통신연구원
IPC: C04B35/00 , H01B1/08 , H01L21/336 , H01L29/78
CPC classification number: C04B35/00 , H01B1/08 , H01L21/02554 , H01L21/02565 , H01L29/78693
Abstract: PURPOSE: An oxide semiconductor thin film composition is provided to obtain stable and transparent oxide semiconductor thin film having high mobility through low temperature process. CONSTITUTION: An oxide semiconductor thin film composition is amorphous state containing aluminum-containing oxide, zinc-containing oxide, indium-containing oxide, and tin-containing oxide. The ratio of the metal components is 30-95at% of zinc, 1-65at% of indium, 1-50at% of tin and remaining amount of aluminum.
Abstract translation: 目的：提供氧化物半导体薄膜组合物以获得通过低温处理具有高迁移率的稳定且透明的氧化物半导体薄膜。 构成：氧化物半导体薄膜组合物是含有含氧氧化物，含锌氧化物，含铟氧化物和含锡氧化物的非晶态。 金属成分的比例为锌的30-95原子％，铟的1-65原子％，锡的1-50原子％和铝的剩余量。
-
公开(公告)号：KR1020090099140A
公开(公告)日：2009-09-22
申请号：KR1020080024208
申请日：2008-03-17
Applicant: 한국전자통신연구원
IPC: H01L29/786
CPC classification number: H01L29/7869 , H01L21/02554
Abstract: A manufacturing method of a ZnO TFT is provided to reduce a defect inside a semiconductor thin film by controlling a deposition temperature after selecting oxygen plasma or ozone as oxygen precursor. A ZnO semiconductor film(30) is formed on a substrate(10) through an atomic layer deposition method using Zn precursor and ozone at a temperature of 250~350°C or Zn precursor and oxygen plasma at a temperature of 150~250°C. An insulation film(40) is formed on a top part of the ZnO semiconductor film through the atomic layer deposition method using the oxygen precursor selected from ozone or water at a temperature less than 250°C. A gate electrode(50) is formed on a top part of the insulation film. The ZnO semiconductor film has thickness of 5~40nm. The substrate is a substrate in which a source/drain electrode(20) is formed and a substrate in which the gate electrode and the insulation film are formed.
Abstract translation: 提供ZnO薄膜晶体管的制造方法，通过在选择氧等离子体或臭氧作为氧前体后控制沉积温度来减少半导体薄膜内的缺陷。 在250〜350℃的温度下，使用Zn前体和臭氧，在150〜250℃的温度下，通过Zn前体和氧等离子体，通过原子层沉积法在基板（10）上形成ZnO半导体膜（30） 。 通过使用在低于250℃的温度下使用选自臭氧或水的氧前体的原子层沉积方法，在ZnO半导体膜的顶部上形成绝缘膜（40）。 在绝缘膜的顶部形成有栅电极（50）。 ZnO半导体膜的厚度为5〜40nm。 基板是形成源极/漏极（20）的基板和形成有栅电极和绝缘膜的基板。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
