-
公开(公告)号：KR1019930006723A
公开(公告)日：1993-04-21
申请号：KR1019910016458
申请日：1991-09-20
Applicant: 한국전자통신연구원
IPC: G11C11/40
Abstract: 본 발명은 FIFO(First-In First- Out)메모리 구조에 관한 것으로 정보손실 없이 동시에 동일 번지에서 읽기/쓰기 동작을 수행하는 COSA(Concurrent I/O Operation at the Same Address)메모리에 관한 것이다.
본발명은 제1및 제2서브러에이(제3도 참조)를 포함하는 FIFO메모리에 있어서, 각각의 비트라인(In0-On7)에 점속되고 쓰기열전번지선택 신호와 동시에 활성화 되는 SAN 신호에 의해 상기 각각의 쓰기비트라인으로 부터 입력되는 데이타를 저장하는 복수의 데이타 래치부(10)들과, 상기 SAN 신호에 의해 상기 데이타 래치부(10)들을 구동시키는 데이타 구동부(20)를 포함하여 제2서브어레이의 1열번지가 쓰기동작을 시작함과 동시에 제1서브어레이의 쓰기워드라인(WWL)이 활성화 되어 동일번지에서 비동기적인 동시 입ㆍ출력 동작이 수행될 수 있다.-
公开(公告)号：KR1019930001227A
公开(公告)日：1993-01-16
申请号：KR1019910010395
申请日：1991-06-22
IPC: G11C11/407
Abstract: 내용 없음
-
-
公开(公告)号：KR100363888B1
公开(公告)日：2002-12-11
申请号：KR1020000003867
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H03K5/06
Abstract: 본 발명은 통신용 아날로그 집적회로(analog IC)에 사용되는 직류 오프셋(DC offset) 보정을 위한 트리밍회로 및 상기 트리밍회로에 사용되는 트리밍용 퓨징셀에 관한 것이다.
본 발명에 따른 오프셋 트리밍회로는, 정보를 저장하고 있는 퓨징셀이 배열된 퓨징셀 어레이와, 상기 퓨징셀 어레이에 저장된 정보를 읽어와서 판별하여 출력하는 비교기를 포함하고, 상기 퓨징셀은, 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항과; 일단이 상기 퓨징대상저항의 일단과 접속되고, 저항값이 퓨징되지 않은 상태에서의 퓨징대상저항의 저항값보다는 매우 크고 퓨징된 퓨징대상저항의 저항값보다는 매우 작은 기준저항; 상기 퓨징대상저항의 타단과 접속되고, 상기 퓨징대상저항을 퓨징하기 위한 퓨징신호가 액티브되면 스위치 온되어 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 상기 비교기에게 출력하는 셀 선택수단을 포함한다.-
公开(公告)号：KR100358358B1
公开(公告)日：2002-10-25
申请号：KR1020000003866
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H03D7/10
Abstract: 본 발명은 고속의 동작 영역에서 DC 오프셋 특성을 개선하여 저 전력을 실현하며, 하나의 낮은 대역에서 다른 높은 대역으로 신호 주파수를 변환할 수 있게 하는 고 대역통과 특성에 의해 DC 오프셋 특성을 개선한 주파수 혼합기 회로를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 고속 동작 영역의 주파수 합성을 위한 주파수 혼합기 회로에 있어서, 외부로부터 공급받은 입력 신호 및 기준 전원을 차동 형태의 입력 전압 신호와 기준 전압으로 변환하는 입력 신호 및 기준 전원 공급부(10); 상기 입력 신호 및 기준 전원 공급부(10)로부터 공급된 차동 형태의 입력 전압 신호를 증폭하는 연산증폭기 특성을 포함하여 차동 출력 전류로 변환하는 전압-전류 변환부(20); 상기 전압-전류 변환부(20)로부터의 입력 신호 주파수와 외부로부터 인가받은 클럭 신호의 주파수를 혼합하여 변환하는 주파수 혼합부(30) 및; 상기 주파수 혼합부(30)로부터 주파수가 변환된 전류를 공급받아 출력 부하 저항을 통한 출력 전압 신호를 발생하는 출력 신호 발생부(40)를 포함하여 이루어지고, 상기 전압-전류 발생기(20)에서 연산증폭기(21) 회로와 전압-전류 변환기(22) 사이에 접속된 고 대역 특성부의 고 대역 특성에 의해 전압 이득 및 DC 오프셋을 축소하고 이에 따른 차동 출력 전류를 발생하는 것을 특징으로 하여 구성된다.-
Patent Agency Ranking
公开(公告)号：KR1020010076616A
公开(公告)日：2001-08-16
申请号：KR1020000003867
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H03K5/06
Abstract: PURPOSE: A fusing cell for trimming offset and offset trimming circuit is provided to improve the reliability of a circuit and diversify applying range, and reduce costs by increasing final chip yield. CONSTITUTION: A fusing cell basically provides a fusing function for storing data and a reading function for reading the data. The fusing cell includes a fusing object resistor(R1) and a reference resistor(R2) coupled in parallel each other and have other resistance. Two transistors(MS1 and MS2) select a fusing cell to read stored data, while two transistor(ML1 and ML2) is used for fusing the cell. The size of the transistors(MS1 and MS2) are bigger than the transistor(ML1 and ML2). Accordingly, the manufacturing yield is increased due to merely increase the number of the array bit.
Abstract translation: 目的：提供用于修整偏移和偏移微调电路的熔断电路，以提高电路的可靠性并使应用范围多样化，并通过提高最终的芯片产量来降低成本。 构成：融合单元基本上提供了一种用于存储数据的定影功能和用于读取数据的读取功能。 定影单元包括熔接对象电阻器（R1）和参考电阻器（R2），它们彼此并联并具有其它电阻。 两个晶体管（MS1和MS2）选择一个熔丝单元读取存储的数据，而两个晶体管（ML1和ML2）用于熔化单元。 晶体管（MS1和MS2）的大小大于晶体管（ML1和ML2）。 因此，由于仅增加了阵列位的数量，所以制造产量增加。
-
公开(公告)号：KR100261309B1
公开(公告)日：2000-07-01
申请号：KR1019970069522
申请日：1997-12-17
IPC: H03B5/02
Abstract: PURPOSE: An LC resonant voltage-controlled oscillator is provided which is able to be integrated into a chip to reduce the area of the chip and the number of external components to decrease costs, and has a wide controllable frequency domain when applied to a PLL. CONSTITUTION: An LD resonant voltage-controlled oscillator includes the first inductor(L31) one end of which is connected to a power supply and the second inductor(L32) one end of which is connected to the power supply, and the first active element(M1) whose drain is connected to the other end of the first inductor. The oscillator further has the second active element(M2) whose drain is connected to the other end of the second inductor and the gate of the first active element and whose gate is connected to the drain of the first active element, and a current supply(I) one end of which is connected to the sources of the first and second active elements. The oscillator also has the third active element(M3) whose gate is connected to the other end of the first inductor and whose source and drain are connected to a control voltage, and the fourth active element(M4) whose gate is connected to the other end of the second inductor and whose source and drain are connected to the control voltage.
Abstract translation: 目的：提供一个LC谐振压控振荡器，可以集成到芯片中，以减少芯片的面积和外部元件的数量，降低成本，并且在应用于PLL时具有广泛的可控频域。 构成：LD谐振压控振荡器包括第一电感器（L31），其一端连接到电源，第二电感器（L32）的一端连接到电源，第一有源元件（ M1），其漏极连接到第一电感器的另一端。 振荡器还具有第二有源元件（M2），其漏极连接到第二电感器的另一端和第一有源元件的栅极，其栅极连接到第一有源元件的漏极，以及电流源 I），其一端连接到第一和第二有源元件的源极。 振荡器还具有第三有源元件（M3），其栅极连接到第一电感器的另一端并且其源极和漏极连接到控制电压，并且第四有源元件（M4）的栅极连接到另一个 第二电感的端部，其源极和漏极连接到控制电压。
-
公开(公告)号：KR100261287B1
公开(公告)日：2000-07-01
申请号：KR1019970071638
申请日：1997-12-22
IPC: H04L7/033
Abstract: PURPOSE: An apparatus and a method for detecting phases based on signal shift are provided to detect a phase difference between a received data signal and a local clock in a receiver of a system for transmitting digital data. CONSTITUTION: A phase comparison detector includes a shift detector(210) for detecting a shift of an input data signal to generate a shift signal, and a time delay(220) for delaying an input local clock to provide data shift, a signal width of a reset signal and a delayed local clock. The detector further has a phase information detector(230) for generating two phase information signals using the data shift signal and delayed local clock signal as clocks and using the logic value '1' as data, and a determination unit(240) for generating a pump-up signal indicating the phase difference between the data signal and the local clock signal and a pump-down signal that is a reference signal from the two phase information signals output from the phase information detector.
Abstract translation: 目的：提供一种用于基于信号移位检测相位的装置和方法，以检测用于发送数字数据的系统的接收机中的接收数据信号和本地时钟之间的相位差。 构成：相位比较检测器包括用于检测输入数据信号的偏移以产生移位信号的移位检测器（210），以及用于延迟输入本地时钟以提供数据移位的时间延迟（220），信号宽度 复位信号和延迟本地时钟。 检测器还具有相位信息检测器（230），用于使用数据移位信号和延迟的本地时钟信号作为时钟并使用逻辑值“1”作为数据来生成两相信息信号，以及确定单元（240），用于产生 指示数据信号和本地时钟信号之间的相位差的泵浦信号和作为从相位信息检测器输出的两相信息信号的参考信号的抽吸信号。
-
公开(公告)号：KR100236963B1
公开(公告)日：2000-01-15
申请号：KR1019960069807
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H03K19/0948
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
캐패시터를 사용한 CMOS 클럭 버퍼회로.
2. 발명이 해결하려고 하는 기술적 과제
저전력/고속의 동작을 구현할 수 있는 클럭 버퍼를 제공하고자 함.
3. 발명의 해결방법의 요지
nMOS와 pMOS 트랜지스터의 드레인을 서로 연결하고, 입력단은 따로 입력단과 캐패시터를 통하여 연결하고, 각 트랜지스터의 게이트 전압은 임계부근의 값을 갖도록 바이어스하여, 입력 신호가 조금만 변화하여도 nMOS, pMOS 트랜지스터는 빠른 시간내에 온/오프할 수 있도록 하여, 종래의 인버터구조가 갖는 전원단에서 접지전위로 흐르는 전류를 최소화하고, 적은 양의 소모전력으로도 빠른 상승 및 하강 시간을 얻게 함.
4. 발명의 중요한 용도
모든 IC 소자의 클럭 입력단에 유용함.-
公开(公告)号：KR100228384B1
公开(公告)日：1999-11-01
申请号：KR1019960058509
申请日：1996-11-27
Applicant: 한국전자통신연구원
IPC: G11C5/14
CPC classification number: H03K17/223
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
집적회로 내장형 공급전원 지연회로.
2. 발명이 해결하려고 하는 기술적 과제
그 구조가 단순하고, 커패시턴스 또는 MOS 커패시턴스에서의 전류 방전에 의한 지연 및 음 되돌림(negative feedback)에 의한 재생 동작으로 일정 시점후 매우 안정된 공급전원을 인가하도록 하고자 함.
3. 발명의 해결방법의 요지
공급전압을 충전하는 수단과 전류를 공급하는 수단과 충전수단의 출력값을 반전시키는 수단과 반전수단의 출력 값에 의해 제어되어 전류공급수단의 출력을 스위칭하는 수단과 스위칭수단의 제어를 받아 충전수단의 출력 값을 방전시키는 전류반복수단과 반전수단의 출력값에 의해 제어되어 충전수단의 출력 값을 접지전위로 변환시키는 전위값 변환수단, 및 반전수단의 출력값을 입력받아 반전, 비반전된 신호를 출력하는 버퍼링수단을 구비함.
4. 발명의 중요한 용도
안정된 공급전원을 요하는 집적회로에 이용됨.
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.021 seconds)
