公开(公告)号：KR1019960026469A

公开(公告)日：1996-07-22

申请号：KR1019940035490

申请日：1994-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 조덕호 ,  이수민 ,  한태현 ,  이성현 ,  염병렬 ,  강진영

IPC: H01L21/336

Abstract: 본 발명은 기존의 포토장비에 의하여 정의되는 감광막의 길이보다 게이트의 길이를 약 0.5㎛ 줄이는 방법에 관한 것으로,실리콘 기판(5)위에 제1전도성박막(8) 및 절연막(9)을 연속적으로 도포한 후 게이트 마스크를 사용하여 게이트가 형성될부분을 감광막에 의하여 정의하고, 절연막(9)을 식각하고 측벽절연막(8)위에 선택적으로 제2전도성박막(11)을 성장함과 동시에 노출된 절연막들(9,10)을 선택적으로 식각하고 LDD를 형성한 후 제1전도성박막(8)을 식각하여 게이트를 형성한다.

公开(公告)号：KR1019960026417A

公开(公告)日：1996-07-22

申请号：KR1019940033483

申请日：1994-12-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 염병렬 ,  한태현 ,  이수민 ,  조덕호 ,  이성현 ,  강진영

IPC: H01L21/328

Abstract: 본 발명은 고속정보처리 및 저전력을 요하는 컴퓨터용 디지탈집적회로와 고주파 대역의 통신기기 및 정보처리시스템 유용한 초자기정렬 수직구조 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명은 간단한 사진식각공정(photolithograph)을 이용하여 활성영역을 격리함으로써 집적도 저하 및 소자성능 열화의요인인 트렌치격리(trench isolation) 공정을 배제하였으며, 에미터, 베이스 및 컬렉터 영역을 수직구조로 초자기정렬함으로써, 상하향동작모드가 가능하다.
또한, 사진식각에 의해 패터닝된 다수의 박막들을 이용하여 기판과 배선전극간의 절연막 두께를 임의로 조절할 수 있다.
그 결과, 집적도를 개선하고, 기생용량을 현저하게 줄일 수 있으며, 제작공정을 크게 단순화시켜 공정의 재현성과 생산성을 증가시킬 수 있다.

公开(公告)号：KR1019960005572B1

公开(公告)日：1996-04-26

申请号：KR1019920025329

申请日：1992-12-24

Applicant: 한국전자통신연구원

Inventor： 강상원 ,  조덕호 ,  강진영 ,  김광수

IPC: H01L27/10

Abstract: joining a handle wafer in which a thermal oxide film(12) is formed on a silicon substrate(11) to p-/p+ epitaxial wafer(13) in which p- silicon is formed on p+ silicon; selectively wet-etching the interface of p- and p+ using concentration difference of p- and p+, after polishing p+ silicon of the epitaxial wafer(13) to predetermined depth; forming SOI by polishing the p- silicon to a predetermined depth; and forming a semiconductor memory element on the SOI.

Abstract translation: 将在硅衬底（11）上形成热氧化膜（12）的处理晶片接合到p +硅上形成p-硅的p / p +外延晶片（13）; 在将外延晶片（13）的p +硅抛光到预定深度之后，使用p和p +的浓度差来选择性地湿法蚀刻p和p +的界面; 通过将p-硅抛光到预定深度来形成SOI; 以及在所述SOI上形成半导体存储元件。

公开(公告)号：KR1019960005571B1

公开(公告)日：1996-04-26

申请号：KR1019920024671

申请日：1992-12-17

Applicant: 한국전자통신연구원

Inventor： 강상원 ,  유현규 ,  강원구 ,  조덕호 ,  강성원

IPC: H01L27/10

Abstract: The method for manufacturing dynamic semiconductor device of silicon on insulator type using silicon direct bonding technology comprises the steps of: growing a first separation oxide film(16) and a second separation oxide film(17) on an active region(43); forming a substrate contact electrically connecting the buried structure and an active region and a defining pattern of capacitors(20a,20b) to use an insulation film; connecting a handle wafer(24), on which an insulation film(25) is formed, with a seed wafer(15) which is filled with plate type polysilicon(22); forming the seed wafer to a thin film by abrasion process; defining a connection region of a plate electrode after forming the contact region(29) of the plate type polysilicon and depositing polysilicon(30) for electrode connection and an oxide film(31) in turn; forming a side wall oxide film(34) by LDD process after growing a gate oxide film(32) and defining a word line(33); forming source/drain(37,38) of a transistor on the SOI(28) by ion-implanting process; and forming a word line electrode, bit line electrode and plate electrode.

Abstract translation: 使用硅直接粘合技术制造绝缘体上的动态半导体器件的方法包括以下步骤：在有源区（43）上生长第一分离氧化物膜（16）和第二分离氧化膜（17）; 形成电连接所述掩埋结构和有源区的衬底接触和限定图案的电容器（20a，20b）以使用绝缘膜; 将其上形成有绝缘膜（25）的处理晶片（24）与填充有板状多晶硅（22）的晶种晶片（15）连接; 通过磨损方法将种晶片形成薄膜; 在形成板状多晶硅的接触区域（29）并依次沉积用于电极连接的多晶硅（30）和氧化膜（31）之后，限定平板电极的连接区域; 在生长栅极氧化膜（32）并限定字线（33）之后，通过LDD工艺形成侧壁氧化膜（34）; 通过离子注入工艺在SOI（28）上形成晶体管的源极/漏极（37,38）; 并形成字线电极，位线电极和平板电极。

公开(公告)号：KR1019950021715A

公开(公告)日：1995-07-26

申请号：KR1019930026311

申请日：1993-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 염병렬 ,  조덕호 ,  한태현 ,  이수민 ,  권오준

IPC: H01L27/082

Abstract: 본 발명은 고속 정보 처리 시스템에 사용 가능한 이종접합 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 종래에 다결정규소박막을 베이스 전극으로 사용하는 이종접합 소자는 베이스의 기생저항이 소자활성 영역내의 베이스저항보다 훨씬 커서 소자의 속도성능 향상에 한계가 있다는 문제점을 해결하기 위하여, 본 발명에서는 컬렉터용 규소결정박막(41,42)을 형성한 후, 국부적으로 절연막(43)을 형성하고, 컬렉터를 금속접촉시키기 위한 연결부분(44)을 형성한 다음, 베이스 박막(45), 베이스 전극용 박막(46)을 형성하는 공정(a)과, 상기 베이스 전극용 박막(46)을 식각하고 절연막(47)을 도포한 다음 박막(45,46,47)을 식각하는 공정(b)과, 베이스 전극부분을 격리시키기 위해서 측면절연막(48)을 도포하고 식각하는 공정(c)과, 상기 절연막(47)을 식각하여 에미 영역을 정의하고, 에미터 박막(49)을 형성하는 공정(d)과, 이 공정(d)에 소자를 보호하는 절연막(50)을 도포하고 금속접촉영역을 정의하기 위해 상기 절연막(47)과 (50)을 식각하는 공정(e)을 제공함으로써, 금속성 박막을 베이스 전극으로 사용하며 소자의 공정을 간단화함으로써 초고집적화가 가능하여 고속컴퓨터, 통신기기등의 정보처리 시스템에서 유용하게 이용될 수 있다.

公开(公告)号：KR1019950021231A

公开(公告)日：1995-07-26

申请号：KR1019930028270

申请日：1993-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이성현 ,  조덕호 ,  한태현 ,  이수민 ,  염병렬 ,  권오준

IPC: H01L21/331

Abstract: 본 발명은 인듐을 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서 종래에 전류이득과 고주파 특성이 열악한 문제점을 해결하기 위하여, 본 발명에서는 에피웨이피 상부에 에미터(5)메사, 상대적으로 얇은 베이스(4)메사를 형성하여(A,B), 그 위에 절연막(7)을 형성하고(C), 접촉금속인 에미터전극(8)과 컬렉터전극(9)을 형성하며(D), 인듐(10)과 확산장벽금속(11)을 차례로 증착시키고 열처리를 하여 상기 얇은 베이스(4)에 고농도의 외부 베이스 접합영역(12)을 형성하는(E) 공정들을 제공함으로써 원하는 트랜지스터의 성능을 얻을 수 있고, 트랜지스터의 에미터와 베이스 두께에 따라 인듐두께와 열처리 온도를 최적화할 수 있어 외부 베이스저항을 최소화시킬 수 있다.

公开(公告)号：KR1019950021061A

公开(公告)日：1995-07-26

申请号：KR1019930026316

申请日：1993-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이수민 ,  염병렬 ,  조덕호 ,  한태현 ,  이성현 ,  권오준

IPC: H01L21/331

Abstract: 본 발명은 실리사이드를 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 종래에 실리콘 쌍극자 트랜지스터 제작시 기생성분인 베이스 전극저항을 줄이기 위하여 본 발명에서 컬렉터인 규소기판(1) 위에 절연막(2)을 형성하고, 그 위에 베이스 단결정박막(3)을 형성하는 공정(a)과, 이 위에 실리사이드 박막(4)을 도포하고, 감광막(5)을 도포하여 에미터-베이스 영역을 형성하는 공정(b)과, 노출된 상기 실리사이드 박막(4)을 습식식각하고 상기 감광막(5)을 제거하는 공정(c,d)과, 상기 실리사이드 박막(4)위에 절연막(6)을 도포하고, 감광막(5)을 이용하여 에미터-베이스를 정의한 후, 절연막(6)을 식각하고 상기 실리사이드 박막(4)을 습식식각하여 베이스 전극을 형성하는 공정(e)을 제공함으로써 제조공정수를 줄여 제조단가를 감소시키며, 응용범위가 넓 은 초고속 소자를 제작할 수가 있다.