中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

125 records (took 0.019 seconds)

    93.
    发明专利
    未知

    公开(公告)号：ES3014595T3

    公开(公告)日：2025-04-23

    申请号：ES20709564

    申请日：2020-03-06

    Applicant: IBM

    Inventor： SCHWIDEFSKY MARTIN ,  CARSTENS HEIKO ,  BRADBURY JONATHAN ,  HELLER LISA

    IPC: G06F12/14

    Abstract: Se proporciona un método. Este método se implementa mediante un control de interfaz segura de una computadora que impide el acceso no autorizado a ubicaciones en la memoria de la computadora. El control de interfaz segura determina que una página absoluta de host no se ha asignado previamente a una página virtual, de acuerdo con la protección de la página absoluta de host, y que una página virtual de host no se ha asignado previamente a una página absoluta, de acuerdo con la protección de la página absoluta de host. (Traducción automática con Google Translate, sin valor legal)

    DERRAMA DE RESULTADOS TEMPORALES PARA ALOJAMIENTO DE LIMITES DE MEMORIA
    96.
    发明专利
    DERRAMA DE RESULTADOS TEMPORALES PARA ALOJAMIENTO DE LIMITES DE MEMORIA 未知

    公开(公告)号：MX393188B

    公开(公告)日：2025-03-24

    申请号：MX2021010029

    申请日：2021-08-19

    Applicant: IBM

    Inventor： SOFIA ANTHONY THOMAS ,  MISHRA ASHUTOSH ,  JACOBI CHRISTIAN ,  BHATTACHARJEE DEEPANKAR ,  KURUP GIRISH GOPALA ,  BRADBURY JONATHAN ,  KLEIN MATTHIAS

    IPC: H03M7/40 ,  G06F9/38 ,  G06F9/54 ,  H03M7/00

    Abstract: Un aspecto incluye una arquitectura de sistema que incluye una unidad de procesamiento, un acelerador, una memoria intermedia de fuente principal, una memoria intermedia diana principal, y un bloque de memoria. La memoria intermedia de fuente principal almacena una primera parte de un símbolo de fuente recibido de una fuente externa. La memoria intermedia diana principal almacena un símbolo de salida recibido del acelerador. El bloque de memoria incluye una memoria intermedia de fuente de sobreflujo que almacena la primera parte del símbolo de fuente recibido de la memoria intermedia de fuente principal. El acelerador recupera la primera parte del símbolo de fuente almacenado en la memoria intermedia de fuente de sobreflujo y una segunda parte del símbolo de fuente almacenado en la memoria intermedia de fuente principal, y convierte la primera y segunda parte del símbolo de fuente conjuntamente en el símbolo de salida. La segunda parte del símbolo de fuente incluye una parte del símbolo de fuente no incluida en la primera parte del símbolo de fuente.

    97.
    发明专利
    未知

    公开(公告)号：ES2998775T3

    公开(公告)日：2025-02-21

    申请号：ES20708469

    申请日：2020-02-28

    Applicant: IBM

    Inventor： BORNTRAEGER CHRISTIAN ,  IMBRENDA CLAUDIO ,  BUSABA FADI ,  BRADBURY JONATHAN ,  HELLER LISA

    IPC: G06F21/12 ,  G06F9/455 ,  G06F21/51 ,  G06F21/53 ,  G06F21/57 ,  G06F21/62 ,  G06F21/74

    Abstract: Un control de interfaz segura de un ordenador proporciona un método que proporciona una interpretación parcial de una instrucción que permite una interrupción. El control de interfaz segura obtiene una palabra de estado de programa o un valor de registro de control de un almacenamiento invitado seguro. El control de interfaz segura notifica a una entidad no confiable las actualizaciones de la máscara de interrupción del invitado. La entidad no confiable se ejecuta en y en comunicación con el hardware del ordenador a través del control de interfaz segura para respaldar las operaciones de una entidad segura que se ejecuta en la entidad no confiable. El control de interfaz segura recibe, de la entidad no confiable, una solicitud para presentar una interrupción de invitado habilitada de máxima prioridad en respuesta a la notificación de las actualizaciones de la máscara de interrupción del invitado. El control de interfaz segura mueve la información de interrupción a una página de prefijo de invitado e inyecta la interrupción en la entidad segura cuando se determina que una inyección de la interrupción es válida. (Traducción automática con Google Translate, sin valor legal)

    Secure storage isolation
    98.
    发明专利
    Secure storage isolation 未知

    公开(公告)号：AU2020238889B2

    公开(公告)日：2022-12-01

    申请号：AU2020238889

    申请日：2020-03-02

    Applicant: IBM

    Inventor： BRADBURY JONATHAN ,  HELLER LISA CRANTON ,  BACHER UTZ ,  BUSABA FADI

    IPC: G06F9/455 ,  G06F21/78

    Abstract: An computer-implemented method according to examples includes receiving, by a secure interface control of a computing system, a request by a requestor to access a page in a memory of the computing system. The method further includes, responsive to determining that the requestor is a non-secure requestor and responsive to a secure- storage bit being set, prohibiting access to the page without performing an authorization check. The method further includes, responsive to determining that the requestor is a secure requestor, performing the authorization check.

    Vector string search instruction
    99.
    发明专利
    Vector string search instruction 未知

    公开(公告)号：AU2020221962B2

    公开(公告)日：2022-12-01

    申请号：AU2020221962

    申请日：2020-02-11

    Applicant: IBM

    Inventor： LICHTENAU CEDRIC ,  BRADBURY JONATHAN ,  SCHWARZ ERIC MARK ,  FIGULI RAZVAN PETER ,  PAYER STEFAN

    IPC: G06F16/903

    Abstract: An instruction is provided for performing a vector string search. The instruction to be processed is obtained, with the instruction being defined to be a string search instruction to locate occurrence of a substring within a string. The instruction is processed, with the processing including searching the string specified in one operand of the instruction using the substring specified in another operand of the instruction. Based on the searching locating a first full match of the substring within the string, a full match condition indication is returned with position of the first full match in the string, and based on the searching locating only a partial match of the substring at a termination of the string, a partial match condition indication is returned, with the position of the partial match in the string.

    Handling an input/output store instruction
    100.
    发明专利
    Handling an input/output store instruction 未知

    公开(公告)号：AU2020213829B2

    公开(公告)日：2022-09-15

    申请号：AU2020213829

    申请日：2020-01-14

    Applicant: IBM

    Inventor： RAISCH CHRISTOPH ,  KRAEMER MARCO ,  LEHNERT FRANK ,  KLEIN MATTHIAS ,  BRADBURY JONATHAN ,  JACOBI CHRISTIAN ,  BELMAR BRENTON ,  DRIEVER PETER

    IPC: G06F9/30 ,  G06F13/20

    Abstract: A data processing system (210) and a method for handling an input/output store instruction (30), comprising a system nest (18) communicatively coupled to at least one input/output bus (22) by an input/output bus controller (20). The data processing system (210) further comprises at least a data processing unit (216) comprising a core (12), a system firmware (10) and an asynchronous core-nest interface (14). The data processing unit (216) is communicatively coupled to the system nest (18) via an aggregation buffer (16). The system nest (18) is configured to asynchronously load from and/or store data to at least one external device (214) which is communicatively coupled to the input/output bus (22). The data processing unit (216) is configured to complete the input/output store instruction (30) before an execution of the input/output store instruction (30) in the system nest (18) is completed. The asynchronous core-nest interface (14) comprises an input/output status array (44) with multiple input/output status buffers (24).

Patent Agency Ranking