-
-
-
-
-
公开(公告)号：KR100074198B1
公开(公告)日：1994-06-03
申请号：KR1019910008805
申请日：1991-05-29
Applicant: 한국전자통신연구원
IPC: H01L21/335
-
Patent Agency Ranking
公开(公告)号：KR1019940000495B1
公开(公告)日：1994-01-21
申请号：KR1019900021842
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/00
Abstract: The apparatus consists of a pad shaft sliding within the linear bearing of the upper ram, a vacuum chuck body on which a vacuum guiding groove for suction-holding the upper wafer is radially formed, an O-ring for forming dove tail-like grooves on the upper part of the driving outer wheel, and a spherical vacuum chuck for suction-holding the lower wafer.
Abstract translation: 该装置包括在上部柱塞的直线轴承内滑动的垫轴，在其上径向形成有用于吸附上部晶片的真空引导槽的真空吸盘体，用于形成鸠尾状凹槽的O形环 驱动外轮的上部，以及用于吸持保持下部晶片的球面真空卡盘。
-
公开(公告)号：KR1019930011909B1
公开(公告)日：1993-12-22
申请号：KR1019910007962
申请日：1991-05-16
Applicant: 한국전자통신연구원
IPC: H01L21/3205
Abstract: The substrate having a compound semiconductor layer on a single crystal silicon substrate is prepared by: forming many grooves (2) meshed in a check pattern in a compound semiconductor substrate (1) by photolithography; filling the grooves with low temp. silicon oxide film (3), to form a contact film (4) of a thickness thereon and grind the surface of the contact film; tunning the substrate (1) upside down to bond the contact surface with the opposite surface (6) of single crystal silicon substrate (5) and heat-treat at a certain temp. range; grinding the compound semiconductor substrate to form a compound semiconductor layer (1a).
Abstract translation: 通过以下步骤制备在单晶硅衬底上具有化合物半导体层的衬底：通过光刻形成在化合物半导体衬底（1）中以校准图案形成的许多凹槽（2）; 用低温填充槽 氧化硅膜（3），以形成其上的厚度的接触膜（4）并研磨接触膜的表面; 将衬底（1）上下颠倒以将接触表面与单晶硅衬底（5）的相对表面（6）结合并在一定温度下进行热处理。 范围; 研磨化合物半导体衬底以形成化合物半导体层（1a）。
-
公开(公告)号：KR1019930015149A
公开(公告)日：1993-07-23
申请号：KR1019910024258
申请日：1991-12-24
IPC: H01L35/00
Abstract: 본 발명은 규소저매늄/저매늄을 완충층으로 하여 규소기판상의 갈륨비소층을 형성하기 위한 박막성장방법에 관한 것이다.
그 제조방법은 규소기판(4)상에 규소저매늄 박막(1)을 성장하되 저매늄의 분자함량을 점증시켜 에너지띠 단격이 규소에서 재매늄값으로 변화될 때 성장하는 공정과, 상기 규소저매늄 박막(1)상에 저매늄 박막(2)을 성장하는 공정과, 상기 저매늄 박막(2)상에 갈륨비소층(3)을 형성하는 공정을 포함하여, 상기 규소기판(4)과 갈륨비소층(3) 사이에 있는 규소저매늄 박막(1)과 저매늄 박막(2)을 완충층으로 한다.-
-
公开(公告)号：KR1019930011283A
公开(公告)日：1993-06-24
申请号：KR1019910021084
申请日：1991-11-25
IPC: H01L21/328
Abstract: 본 발명은 컴퓨터, 통신기기 및 고속정보처리시스템에서 필요로하는 고속바이폴라소자의 제조방법에 관한 것으로서, 종래에는 에미티-베이스 다결정실리콘전극간의 격리를 위한 측벽산화막을 소자의 활성영역안쪽에 정의함으로써, 서브미크론의 에미터선폭을 쉽게 실현할 수 있으나, 두가지의 중요한 단점을 가진다.
첫째, P+다결정실리콘의 선택적 건식시각을 위한 P+다결정 실리콘의 열적산화막 성장시, 붕소(boron)의 역확산에 의한 베이스 접합깊이의 불균일성, 즉 비활성 및 활성 베이스영역을 형성하기 위한 P+불순물의 동시주입으로 베이스의 접합깊이 및 불순물분포의 제어가 어렵다.
둘째, 소자의 전체크기를 결정짓 P+다결정실리콘의 선행정의는 에미터-베이스 및 베이스-콜렉터간이 격리를 위한 P+다결정실리콘의 건식식각시, 식각의 종점결정을 어렵게 한다.
이러한 단점들을 소자제조공정상이 신뢰도를 떨어뜨리는 결과를 초래한다.
본 발명은 소자의 비활성베이스 다결정실리콘 전극을 활성베이스영역과 구분하여 BSG산화막으로 부터 붕소(boron)를 도핑하고 활성베이스영역은 차후 이온주입으로 조절함으로써 불순물농도 및 접합깊이의 제어가 용이하고, 또한 에미터-베이스 격리구간의 건식식각시 넓은 필드 산화막영역이 노출되므로써 건식식각의 종점조정이 용이하게 하여, 바이폴라소자의 전기적특성의 균질화와 공정신뢰도 및 소자성능을 향상시키도록 한 것이다.
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.022 seconds)
