用于多层电路载体的接触组件

    公开(公告)号:CN104854964A

    公开(公告)日:2015-08-19

    申请号:CN201380065314.3

    申请日:2013-10-24

    Inventor: R·舍费尔

    Abstract: 本发明涉及一种用于多层电路载体(1a)的接触组件(30),其中,电路载体(1a)具有至少一条位于内部的导线(2),通过至少一个凹口(10)接触所述至少一条位于内部的导线。根据本发明,至少两个凹口(10)布置在所述至少一条位于内部的导线(2)的不同侧上,其中,所述至少两个凹口(10)的中轴线(12)相对于所述至少一条位于内部的导线(2)的理论中心线(2.4)具有预定的距离(as),其中,所述至少两个凹口(10)使所述至少一条位于内部的导线(2)为了接触而在至少两个接触区域(2.1)处露出,所述至少两个接触区域布置在导线(2)的不同侧上。

    改进的匹配阻抗表面贴装技术基底面

    公开(公告)号:CN101673886B

    公开(公告)日:2012-07-25

    申请号:CN200910204070.8

    申请日:2005-11-28

    Applicant: FCI公司

    Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法,基板是诸如印刷电路板之类的,例如,其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度,同时限制串扰,并在组件与基板之间提供匹配的阻抗。可以改变过孔排列,以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数,有助于减小电容,并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此,可以改变过孔排列,以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列,以限制在相邻信号导体中的串扰。因此,可以定义过孔排列,以平衡系统的阻抗、串扰和布线密度要求。

Patent Agency Ranking