公开(公告)号：FR2945396A1

公开(公告)日：2010-11-12

申请号：FR0902206

申请日：2009-05-07

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： THEVENON JULIEN ,  PERRIN ANTOINE

IPC: H04L12/26

Abstract: L'invention concerne un procédé de suivi d'une transaction dans un réseau (SOC) comprenant au moins un noeud (ND1, ND2, ND3) et au moins deux liaisons de transmission de données connectées au noeud et gérées conformément à au moins un protocole de transmission de données, le procédé comprenant des étapes consistant à capter des transactions lors de leur transmission par des liaisons du réseau, convertir les transactions captées dans un même format, mémoriser des transactions converties, de manière à pouvoir identifier une liaison où a été captée chaque transaction mémorisée, et comparer une transaction convertie et à corréler avec des transactions mémorisées, la transaction à corréler étant corrélée avec une transaction mémorisée si la comparaison révèle une correspondance entre les transactions à corréler et mémorisée.

公开(公告)号：FR2943203A1

公开(公告)日：2010-09-17

申请号：FR0901221

申请日：2009-03-16

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： CHOTARD LUDOVIC

IPC: H04N9/64

Abstract: L'invention concerne un procédé pour réordonner des données organisées suivant une configuration matricielle, comprenant des étapes de lecture ligne par ligne de données d'entrée (Ciai, Cibi) ayant une configuration matricielle (3) pour obtenir un flux de données d'entrée (PXS), de traitement d'une ligne (4n+1, n) des données d'entrée (Ciai, Cibi, ai, bi) consistant à : transférer dans un flux de sortie (CST) une donnée (C1bi) du flux d'entrée, appartenant à la ligne traitée, et transférer dans le flux de sortie au moins une donnée (Ciai) du flux d'entrée préalablement mémorisée, appartenant à une ligne précédente et ayant un même rang dans la configuration matricielle que la donnée transférée de la ligne traitée, et mémoriser une donnée du flux d'entrée (C2ai) appartenant à la ligne traitée et non transférée dans le flux de sortie, en remplacement de la donnée transférée, appartenant à une ligne précédente.

公开(公告)号：FR2941113A1

公开(公告)日：2010-07-16

申请号：FR0950224

申请日：2009-01-15

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： KRAEMER MICHAEL ,  RIEUBON SEBASTIEN

IPC: H04L7/08

Abstract: Procédé de détection du verrouillage d'une boucle à verrouillage de phase 1. Dans ce procédé, on ouvre une fenêtre temporelle Fenêtre pendant laquelle on observe l'arrivée des fronts utiles des signaux d'entrée du comparateur de phase 3 d'une boucle à verrouillage de phase 1.

公开(公告)号：FR3140951B1

公开(公告)日：2025-03-07

申请号：FR2210586

申请日：2022-10-14

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS DES & APPL

Inventor： VASSAL ROBIN ,  ANDRLE JIRI ,  CABAJ PETER ,  TROUILLEAU CYRILLE

IPC: G01S13/04 ,  G01S7/484 ,  G01S7/486 ,  G01S17/08

Abstract: Selon un aspect, il est proposé un procédé de détection d’au moins un objet (OBJ) dans une zone de détection (DET), comprenant : - une émission d’un rayonnement optique par des moyens d’émission (ME) d’un capteur temps de vol (CTV), - une réception par des moyens de réception (MR) du capteur temps de vol (CTV) d’une quantité de photons de rayonnement optique réfléchi par ledit au moins un objet (OBJ), - une mesure par des moyens de mesure (MM) du capteur temps de vol (CTV) d’une quantité de photons (SIGN) et d’une distance (DIST) entre ledit capteur temps de vol (CTV) et ledit au moins un objet (OBJ), et - une analyse de la quantité de photons détectés (SIGN) et de la distance (DIST) associée de façon à déterminer la présence d’au moins un objet (OBJ) dans une zone de détection (DET) du capteur temps de vol (CTV). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3108228B1

公开(公告)日：2023-07-28

申请号：FR2002455

申请日：2020-03-12

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： CALASCIBETTA PIERINO

IPC: H05K3/30 ,  H05K3/00 ,  H05K13/00

Abstract: Dispositif électronique comprenant un substrat de support (S.1) ayant une épaisseur limitée par deux faces (F1.1, F2.1), et au moins un dipôle (D.1) du type composant monté en surface, le substrat de support comporte au moins un trou (T.1) s’étendant dans l’épaisseur du substrat de support (S.1) perpendiculairement à l’une des faces (F1.1, F2.1) du substrat de support, dans lequel l’au moins un dipôle (D.1) est logé dans l’au moins un trou (T.1) du substrat de support (S.1). Figure de l’abrégé : Fig 1

公开(公告)号：FR3123744A1

公开(公告)日：2022-12-09

申请号：FR2105905

申请日：2021-06-04

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： GOBIN PIERRE ,  RIBEIRO DE FREITAS JEREMY

IPC: G06F7/38 ,  G06F7/483 ,  G06F17/10 ,  G06F115/10

Abstract: Processeur de traitement de signal, comprenant un étage de traitement (ET_float) pour recevoir des coordonnées cartésiennes (ABS, ORD) d’un vecteur dans un format en virgule flottante et pour délivrer des coordonnées polaires (MOD, ANG) du vecteur dans un format en virgule flottante. L’étage de traitement comporte au moins un premier circuit électronique (C1) configuré pour mettre en œuvre de façon itérative au rythme d’un signal d’horloge (CLK) un algorithme de CORDIC dans le format en virgule flottante. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3123452A1

公开(公告)日：2022-12-02

申请号：FR2105515

申请日：2021-05-27

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： MICHAL VRATISLAV

IPC: G01R19/00

Abstract: Circuit de mesure de tension flottante isolée La présente description concerne un circuit de mesure d’une première tension (VIN) comprenant : une première branche (40) reliée entre un premier nœud (48) et un deuxième nœud (30b), la première branche comprenant un premier condensateur en céramique (44), la première tension étant appliquée aux bornes du premier condensateur en céramique ; et une deuxième branche (42) reliée entre le premier nœud (48) et un troisième nœud (30a), la seconde branche comprenant un deuxième condensateur en céramique (46), identique au premier condensateur en céramique, une deuxième tension (VSNS) étant appliquée aux bornes du deuxième condensateur en céramique, le circuit étant configuré pour modifier la valeur de la deuxième tension jusqu’à ce qu’un premier courant traversant le deuxième nœud soit sensiblement égal à un deuxième courant traversant le troisième nœud. Figure pour l’abrégé : Fig. 3

公开(公告)号：FR3115887B1

公开(公告)日：2022-12-02

申请号：FR2011151

申请日：2020-10-30

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： TUBERT CÉDRIC

IPC: G01S17/36 ,  G01S7/4865

Abstract: Le procédé d’acquisition d’une cartographie de profondeurs par temps de vol indirect dans un réseau de pixels photosensibles (RES_PX) segmenté en groupes de pixels, comprend au moins une capture (Capt1-Capt4) au cours de laquelle les pixels du réseau sont commandés par un signal de démodulation (DEMOD). Le procédé comprend une introduction de décalages de phase dans le signal de démodulation à des valeurs différentes (Δ1-Δ12) et distribuées dans chaque groupe de pixels (Col1-Col12, Bk). Figure de l’abrégé : figure 2

公开(公告)号：FR3111471B1

公开(公告)日：2022-10-28

申请号：FR2006208

申请日：2020-06-15

Applicant: ST MICROELECTRONICS GRENOBLE 2

Inventor： REMBERT RICHARD ,  SIGNORET DIDIER ,  FRANIATTE OLIVIER

IPC: H01L23/12 ,  H01L21/58

Abstract: Le dispositif électronique comporte un substrat de support ayant une face recouverte d’une couche de vernis épargne (110), au moins une partie (310, 312) de la couche de vernis épargne (110) comportant des rugosités (300, 600) formant une surface d’accroche rugueuse. Le dispositif électronique comporte en outre une puce électronique (400) montée sur le substrat de support (100), et une résine de moulage (500) englobant la puce électronique (400) et recouvrant partiellement ou intégralement la couche de vernis épargne (110). Figure pour l’abrégé : Fig 5

公开(公告)号：FR3120741A1

公开(公告)日：2022-09-16

申请号：FR2102275

申请日：2021-03-09

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： MOENECLAEY NICOLAS ,  FOULON SAMUEL

IPC: H01L31/0352

Abstract: Le dispositif photosensible comporte une région semiconductrice de circuit périphérique (PRPH), une région semiconductrice de circuit photosensible (PHOT) comportant au moins un groupe d’au moins deux éléments photosensibles (PD1, PD2) configurés pour générer un signal photoélectrique sur un nœud dit critique (NC1, NC2). Le dispositif comporte en outre un circuit intégrateur par groupe d’éléments photosensibles, comportant chacun :- un étage différentiel (EDif1, EDif2) pour chaque élément photosensible du groupe (PD1, PD2), dans la région semiconductrice de circuit photosensible (PHOT), - un étage d’amplification (EAmp), dans la région semiconductrice de circuit périphérique (PRPH), et - une boucle de rétroaction pour chaque élément photosensible (PD1, PD2) du groupe, comprenant un élément capacitif (Cfb1, Cfb2) dans la région semiconductrice de circuit photosensible (PHOT) connecté entre le nœud de sortie de l’étage d’amplification (EAmp) et le nœud critique respectif (NC1). Figure pour l’abrégé : Fig 1