公开(公告)号：KR1020090124724A

公开(公告)日：2009-12-03

申请号：KR1020080051090

申请日：2008-05-30

Applicant: 전자부품연구원

Inventor： 박성대 ,  유명재 ,  박세훈 ,  이우성

IPC: C08L71/12 ,  C08K3/22 ,  C08J5/24 ,  C08J5/18

Abstract: PURPOSE: A composite resin composition with low dielectric loss is provided to improve crosslinking property, heat resistance and fire retardant characteristic, and to ensure excellent dielectric properties such as low dielectric loss showing transmission characteristic suitable for a high frequency band. CONSTITUTION: A composite resin composition with low dielectric loss comprises a base resin containing poly(phenylene oxide), a crosslinking agent for imparting a crosslinking property to the base resin, an initiator, and an organic flame retardant in which at least 5 hydrogens are substituted with brome(Br), as a flame retardant which is not related to the cross-linking reaction.

Abstract translation: 目的：提供具有低介电损耗的复合树脂组合物，以提高交联性，耐热性和阻燃特性，并且确保优异的介电特性，例如低介电损耗，表现出适用于高频带的传输特性。 构成：具有低介电损耗的复合树脂组合物包括含有聚（苯醚）的基础树脂，赋予基础树脂交联性的交联剂，引发剂和至少5个氢被取代的有机阻燃剂 与溴化钡（Br），作为与交联反应无关的阻燃剂。

公开(公告)号：KR100769455B1

公开(公告)日：2007-10-22

申请号：KR1020060072160

申请日：2006-07-31

Applicant: 전자부품연구원 ,  삼성전기주식회사

Inventor： 박성대 ,  강남기 ,  박세훈 ,  임성택 ,  오용수

IPC: H01C17/00

Abstract: A method for forming a built-in resistor by using a photo-sensitive resistive paste is provided to reduce a variation of a resistance of the photo-sensitive resistive paste by using a PSR(Photo Solder Resist) and a conductive filler. A pair of conductive units(111,112) are arranged to be apart from each other on a support unit(100). A photo-sensitive resistive paste(121) is applied on the support unit to enclose the conductive units. A mask is positioned at a region apart from an upper portion of the photo-sensitive resistive paste, and the photo-sensitive resistive paste is exposed by using the mask. A non-exposed photo-sensitive resistive paste is removed by using a developing solution. A non-removed photo-sensitive resistive paste is cured to form a resistive material. A protective film is formed on the support unit to enclose the resistive material and the conductive units. The photo-sensitive resistive paste is made of a conductive filler, a photo solder resist, a dispersing agent, and a solvent. A concentration of the conductive filler is between 7 and 15 w%.

Abstract translation: 提供了通过使用光敏电阻膏形成内置电阻器的方法，以通过使用PSR（光电抗蚀剂）和导电填料来减少光敏电阻膏的电阻的变化。 一对导电单元（111,112）被布置成在支撑单元（100）上彼此分开。 在支撑单元上施加光敏电阻膏（121）以包围导电单元。 掩模位于与感光电阻膏的上部隔开的区域，并且通过使用掩模曝光感光电阻膏。 通过使用显影液除去未曝光的感光电阻膏。 未去除的光敏电阻膏被固化以形成电阻材料。 在支撑单元上形成保护膜以包围电阻材料和导电单元。 光敏电阻膏由导电填料，光阻焊剂，分散剂和溶剂制成。 导电填料的浓度为7至15w％。

公开(公告)号：KR100734234B1

公开(公告)日：2007-07-02

申请号：KR1020060048144

申请日：2006-05-29

Applicant: 전자부품연구원

Inventor： 박세훈 ,  박성대 ,  유명재 ,  강남기 ,  이우성 ,  박종철

IPC: H05K3/46

Abstract: A multilayer printed circuit board and a method for manufacturing the same are provided to have high resistance to an external impact by enclosing a circuit pattern with an insulation layer and to improve the yield and shorten a manufacturing time by integrally laminating laminated plates through thermal compression. A multilayer printed circuit board includes a first laminated plate, a second laminated plate. The first laminated plate has a first insulating layer(130), a first circuit pattern(115), a first via-hole(150), and a conductive material. The first circuit pattern(115) is laid on the first insulating layer(130). A lower part of the first circuit pattern(115) is exposed. The first via-hole(150) is formed on an upper part of the first circuit pattern(115) and penetrates the first insulating layer(130). The conductive material is filled in the first via-hole(150). A second circuit pattern is laid on a location corresponding to the first circuit pattern of a second insulating layer. An upper part of the second circuit pattern is exposed. A second via-hole is formed on a lower part of the second circuit pattern and penetrates the second insulating layer. A conductive material is filled in the second via hole. The second laminated plate is electrically connected to the first laminated plate when the conductive material filled in the first via-hole corresponds to the conductive material filled in the second via-hole.

Abstract translation: 提供了一种多层印刷电路板及其制造方法，其通过用绝缘层包围电路图案而具有高的抗外部冲击性，并且通过热压缩一体地层压层压板来提高成品率并缩短制造时间。 多层印刷电路板包括第一层压板，第二层压板。 第一层压板具有第一绝缘层（130），第一电路图案（115），第一通孔（150）和导电材料。 第一电路图案（115）铺设在第一绝缘层（130）上。 第一电路图案（115）的下部暴露。 第一通孔（150）形成在第一电路图案（115）的上部并且穿透第一绝缘层（130）。 导电材料填充在第一通孔（150）中。 第二电路图案设置在对应于第二绝缘层的第一电路图案的位置上。 第二电路图案的上部被暴露。 第二通孔形成在第二电路图案的下部并穿透第二绝缘层。 导电材料填充在第二通孔中。 当填充在第一通孔中的导电材料对应于填充在第二通孔中的导电材料时，第二层压板电连接到第一层压板。

公开(公告)号：KR100723270B1

公开(公告)日：2007-05-30

申请号：KR1020050122239

申请日：2005-12-13

Applicant: 전자부품연구원

Inventor： 박세훈 ,  박성대 ,  유명재 ,  강남기 ,  이우성

IPC: H05K3/46

Abstract: 본 발명은 다층 인쇄회로기판 제조방법에 관한 것으로, 복수의 금속 박막의 일면에 각각 제1보호 필름을 형성하는 단계; 상기 각 금속 박막의 타면에 도전성 범프(Bump)를 형성하는 단계; 상기 각 금속 박막의 타면에, 일면에 제2보호 필름이 형성된 절연층을 적층하여 복수의 적층판을 형성하는 단계; 레이저를 이용하여 상기 각 적층판의 도전성 범프 위에 형성된 절연층 및 제2보호 필름을 제거하여, 도전성 범프를 노출시키는 단계; 상기 각 적층판의 제2보호 필름을 제거하는 단계; 상기 각 적층판의 제1보호 필름을 제거하고, 금속 박막을 식각하여, 각 적층판에 회로 패턴을 형성하는 단계; 및 상기 각 적층판을 압착하는 단계를 포함하여 이루어진다.
본 발명은 이러한 특징에 의해, 범프의 저항을 낮추어 다층 인쇄회로기판의 발열을 감소시킬 수 있으며, 드릴링에 의한 먼지가 발생하지 않는다.
다층 인쇄회로기판, 도전성 범프

Abstract translation: 本发明涉及一种制造多层印刷电路板的方法，包括：在多个金属薄膜的一个表面上形成第一保护膜; 在每个金属薄膜的另一个表面上形成导电凸块; 通过在每个金属薄膜的另一个表面上层压具有第二保护膜的绝缘层在其一个表面上形成多个层压板; 使用激光去除形成在各个层压板的导电凸块上的绝缘层和第二保护膜以暴露导电凸块; 去除每个层压板的第二保护膜; 去除每个叠层板的第一保护膜，并蚀刻金属薄膜以在每个叠层板上形成电路图案; 并按下每个层压板。

公开(公告)号：KR100690354B1

公开(公告)日：2007-03-09

申请号：KR1020050069420

申请日：2005-07-29

Applicant: 전자부품연구원

Inventor： 유명재 ,  박성대 ,  강남기 ,  박종철

IPC: H01C17/065 ,  H01C17/075

Abstract: 본 발명은 열경화형 후막 레지스터 제조방법 및 이에 따른 레지스터에 관한 것으로, 특히 기판 위에 금속 물질을 증착하는 단계; 사진 식각(Photo Etching) 공정으로 상기 금속 물질의 양쪽 일부 영역을 식각 하여 하부 금속 패드를 형성하는 단계; 상기 하부 금속 패드를 덮도록 후막 레지스터 페이스트 또는 잉크를 도포하는 단계; 상기 도포 된 후막 레지스터 페이스트 또는 잉크를 건조 및 열처리하여 저항체를 형성하는 단계; 상기 저항체가 형성되지 않은 기판 위에 절연체 물질을 도포함으로써 절연층을 형성하는 단계; 및 상기 저항체 및 절연층 위에 금속 물질을 증착한 후, 상기 금속 물질의 양쪽 일부를 식각하여 상부 금속 패드를 형성하는 단계로 이루어지는 열경화형 후막 레지스터 제조방법에 의하는 경우, 하부와 상부 금속 패드 사이에 레지스터가 위치하고, 금속 패드와 레지스터의 접촉면이 매우 정밀하게 형성되어 저항값이 현저하게 균일해진 레지스터를 제조할 수 있는 효과가 있다.
후막 레지스터, 절연층, 금속 패드

公开(公告)号：KR100571246B1

公开(公告)日：2006-04-13

申请号：KR1020040057829

申请日：2004-07-23

Applicant: 전자부품연구원 ,  임욱

Inventor： 박성대 ,  유명재 ,  오창용 ,  임욱

IPC: C03C4/16 ,  C03C3/066

CPC classification number: C03C4/16 ,  C03C3/062 ,  C03C3/066

Abstract: 본 발명은 저온 동시 소성 유전체 조성물, 그를 이용한 그린시트 및 그 제조 방법에 관한 것으로, 26 ~ 33 중량%의 SiO
2 , 0 ~ 3 중량%의 B
2 O
3 , 26 ~ 36 중량%의 CaO, 0 ~ 4 중량%의 MgO, 6 ~ 12 중량%의 ZnO, 4 ~ 6 중량%의 Al
2 O
3 , 5 ~ 10 중량%의 TiO
2 와 10 ~ 20 중량%의 BaO으로 조성된 유리분말과; 상기 유리분말과 혼합되는 세라믹 분말로 이루어진다.
따라서, 본 발명은 유전율을 높여 부품을 소형화할 수 있고, 유전손실을 낮출 수 있어 우수한 고주파 특성을 구현할 수 있는 효과가 있다.
저온, 동시, 소성, 세라믹, 조성, 유리, 분말, 유전율, 유전손실

Abstract translation: 本发明涉及一种低温共烧的介电组合物，使用该组合物的生片及其制造方法，

公开(公告)号：KR100566052B1

公开(公告)日：2006-03-30

申请号：KR1020030097648

申请日：2003-12-26

Applicant: 전자부품연구원

Inventor： 박성대 ,  유명재 ,  강남기

IPC: H05K1/16

Abstract: 본 발명은 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법에 관한 것으로, 상부 및 하부 전극 사이에 존재하는 유전체를 상대적으로 낮은 유전율을 갖는 그린시트와 상기 그린시트의 비아홀들 내부에 채워진 높은 유전율을 갖는 유전체막으로 형성함으로써, 이종 유전체를 그린시트로 제작하여 소성할 때, 발생할 수 있는 수축율과 열팽창계수 불일치에 따른 모듈기판의 휨을 염려할 필요가 없으며, 재료의 불필요한 낭비를 방지할 수 있고, 유전체 페이스트 인쇄를 이용하는 방식보다 공정이 간단하고, 일정한 두께의 형성이 가능하기 때문에 기판 내에서 특성편차를 줄일 수 있으며, 이종 유전체를 이용하여 고정전용량의 내장형 캐패시터를 제작함으로써, 소자의 소형화가 가능한 효과가 있다.
이종, 유전체, 캐패시터, 그린시트, 비아홀, 소성

公开(公告)号：KR100543411B1

公开(公告)日：2006-01-23

申请号：KR1020030040778

申请日：2003-06-23

Applicant: 전자부품연구원

Inventor： 박성대 ,  조현민 ,  강남기 ,  김진태 ,  이해영 ,  박종철

IPC: H01L23/28

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 본 발명은 고주파 통신 모듈의 패키징 장치 및 그 제조 방법에 관한 것으로서, 본딩 와이어를 통해 고주파 통신 모듈의 상면에 형성된 패드와 전기적으로 연결되는 패키징 장치의 급전선 하부에 이중의 금속층을 형성함으로써, 이를 통해 병렬 커패시턴스를 형성해 본딩 와이어로 인한 고주파 기생 인덕턴스를 감소시켜 고주파 영역에서의 급전선 전송 특성을 향상시킬 수 있도록 한다.
고주파, 모듈, 패키징, 금속, 단자, 이중층, 급전선

公开(公告)号：KR100537740B1

公开(公告)日：2005-12-20

申请号：KR1020040001113

申请日：2004-01-08

Applicant: 전자부품연구원

Inventor： 김경철 ,  박성대 ,  조현민 ,  강남기

IPC: H03B5/32

Abstract: 본 발명은 유전체기판 적층형 전압제어발진기에 관한 것으로서, 인덕터나, 커패시터 등의 전압 제어 발진기용 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 관련 단위 소자들이 유전체 기판, 예컨대 세라믹 시트(sheet)를 적층하고 일체화시켜 3차원적인 구조로 형성함으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있고, 3차원적으로 모듈을 제조할 수 있어 그 크기를 최소화할 수 있도록 한다.

公开(公告)号：KR100483332B1

公开(公告)日：2005-04-15

申请号：KR1020030026651

申请日：2003-04-28

Applicant: 전자부품연구원

Inventor： 박성대 ,  서재옥 ,  조현민 ,  김진태 ,  이해영 ,  강남기

IPC: H01L21/60

CPC classification number: H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/16152 ,  H01L2924/00014

Abstract: 본 발명은 고주파 통신 모듈의 패키징 장치 및 그 제조 방법에 관한 것으로서, 본딩 와이어를 통해 고주파 통신 모듈의 상면에 형성된 패드와 전기적으로 연결되는 패키징 장치의 급전선 하부에 상호 이격된 한 쌍의 금속 단자를 형성하여 본딩 와이어로 인한 고주파 기생 인덕턴스를 커패시턴스의 임피던스 매칭으로 감소시켜 고주파 영역에서 급전선의 전송 특성을 향상시킬 수 있도록 한다.