-
公开(公告)号：KR1019950020834A
公开(公告)日：1995-07-24
申请号：KR1019930029625
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: H01H59/00
Abstract: 본 발명은 10V이하의 저전압에서 작동이 가능하고, 응답속도가 100㎲ec이하인 고속 캔티레버(Cantilever)형 정전력 구동 마이크로 릴레이 구조 및 제작방법에 관한 것으로 마이크로 머시닝 기술을 이용하여 저전압(10V이항), 고속 응답성(100㎲ec)특성을 갖도록 하기 위하여 마이크로 릴레이구조는 SiO
2 절연체상에 전극금속박막이 형성된 캔티레버(Cantilever)형태이고 10V이하의 저전압으로 구동하기 위하여 전극간 거리를 2㎛정도를 하고, 실장시 사용되는 상부 덮개판을 캔티레버(Cantilever)를 하부방향으로 변형하여 구동발생력을 극대화할 수 있도록 하여 릴레이의 접점의 저저항 유지 및 작동수평 증가를 위해서 상부 덮개판에 액체금속인 수은을 사용함을 특징으로 한다.-
公开(公告)号：KR1019940016941A
公开(公告)日：1994-07-25
申请号：KR1019920025019
申请日：1992-12-22
IPC: H01L29/772
Abstract: 본 발명은 LCD용 박막 트랜지스터를 제조하는 방법에 관한 것으로, 유리 혹은 석영기판(10) 위에 비정질 실리콘이나 다결정 실리콘 박막을 증착하고 결정화하여 다중채널을 갖는 활성층(20)을 형성하고, 게이트 산화막(30)을 형성한 후 이중 게이트전극을 만든 다음 불순물을 주입하여 소오스, 드레인(40)을 형성한 다음, 금속막 또는 투명전도막을 증착한 후 전극을 형성함으로써 이중게이트, 다중채널 구조를 갖는 N-채널 혹은 P-채널 박막 트랜지스터를 제조할 수 있는 것이다.
-
公开(公告)号：KR1019940016906A
公开(公告)日：1994-07-25
申请号：KR1019920025337
申请日：1992-12-24
IPC: H01L29/78
Abstract: 본 발명은 엘디디 엔채널 모스 트랜지스터의 제조방법에 관한 것으로, 소오스와 드레인의 두 엘디디영역(39)은 게이트와의 중첩이 완전히 대칭적이며 펀치드루우 전압을 높이기 위한 P
- 영역(38)은 소오스와 드레인의 채널쪽부분에만 좁게 형성되어 있되, 엘디디영역(39)과 P
- 영역(38)이 각각 PSG로부터 확산되는 인(P)과 BSG로부터 확산되는 붕소(B)에 의해 형성되는 것이 특징이다.-
-
公开(公告)号：KR1019910008813A
公开(公告)日：1991-05-31
申请号：KR1019890015137
申请日：1989-10-20
IPC: H01L21/469 , H01L21/203 , H01L21/30
Abstract: 내용 없음
-
Patent Agency Ranking
公开(公告)号：KR100597583B1
公开(公告)日：2006-07-06
申请号：KR1019990033493
申请日：1999-08-14
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: 본 발명은 반도체 기술에 관한 것으로, 특히 리튬이온 이차전지 보호회로, DC-DC 변환기, 모터 등에 사용되는 저전압 대전류 전력소자에 관한 것이며, 특히 고집적 트렌치 게이트 전력소자의 제조 방법에 관한 것이다. 본 발명은 공정을 단순화하고, 온-저항 특성을 개선할 수 있는 트렌치 게이트 전력소자 제조방법을 제공하는데 그 목적이 있다. 본 발명은 웰/소오스 형성을 위해 별도의 마스크를 사용하지 않고 트렌치 게이트 마스크만을 사용하여 먼저 웰 영역과 소오스 영역을 형성한 후 트렌치 게이트를 형성하는 기술이다. 트렌치 게이트를 중심으로 웰 영역과 소오스 영역을 형성함으로서 측면 접합 깊이가 자동으로 정렬되어 종래와 같이 웰 마스크와 소오스 마스크를 사용하여 제조하는 것에 비해 마스크 정렬 오차를 줄일 수 있어 고집적화가 가능하기 때문에 전력소자의 주요 변수인 온-저항을 낮출 수 있으며, 소요되는 마스크의 수를 6장에서 4~5장으로 줄여 공정을 단순화할 수 있다.
트렌치 게이트, 전력소자, 스페이서, 마스크, 온-저항-
公开(公告)号：KR100341214B1
公开(公告)日：2002-06-20
申请号：KR1019990059752
申请日：1999-12-21
Applicant: 한국전자통신연구원
IPC: H01L27/088
Abstract: 본발명은트렌치게이트로폴리실리콘과금속을적층하여형성하므로써고속동작이가능하도록한 전력 UMOSFET의제조방법에관한것으로서, 전력 UMOSFET 제조방법에있어서, 고농도제1도전형의실리콘기판에저농도제1도전형의실리콘에피층을성장시키는단계; 상기에피층상에얇은산화막을성장시킨후 몸체를형성하기위한제2도전형불순물을이온주입하고열처리하는단계; 상기산화막위에우물영역이오픈된질화막패턴을형성하고고농도제2도전형불순물을이온주입하고노출된부분의상기산화막을성장시키면서고온열처리하여우물을형성하는단계; 고농도의제1도전형불순물을이온주입하여소스접합을형성하는단계; 상기산화막을제거하고절연막을형성한후 게이트영역의상기절연막, 소스접합, 몸체및 에피층의일부를건식식각하여트렌치를형성하는단계; 상기트렌치내부에게이트산화막을형성한후, 게이트물질로서도핑된다결정실리콘과금속을적층하는단계; 상기다결정실리콘과금속의일부를식각한후, 그위에층간절연막을증착하는단계; 및상기층간절연막을선택적으로식각하여상기소스접합과상기금속에각기콘택되는전극을형성하고, 상기실리콘기판하단에드레인을형성하는단계를포함하여이루어짐을특징으로한다.
-
公开(公告)号：KR100289049B1
公开(公告)日：2001-10-24
申请号：KR1019970069537
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: PURPOSE: A power device having a double field plate structure is provided to improve a breakdown voltage and an on-resistance of a device by controlling a width of a depletion layer using a voltage difference applied from a drain voltage to a gate and a source electrode of a LDMOS(Lateral Double Diffused MOS). CONSTITUTION: An n-type drift region(4) and a p-type diffused layer(5) are formed on a p-type epitaxial layer(4). A drain region(8a) is formed on the n-type drift region(4) and a source region(8) is formed on the p-type diffused layer(5). A field insulating layer(3) is formed on a center portion of the drift region(4). A gate electrode(7) intervening a gate insulating layer(6) onto the p-type diffused layer(5) and a source/drain electrode(11,12) are formed, thereby forming a power device. The gate electrode having a gate field plate structure is extended in a longitude direction from the gate region to a portion of the field insulating layer according to a top surface of the drift region. The source electrode having a source field plate is extended from the source region to a portion of an interlayer dielectric of the drift region.
-
公开(公告)号：KR100298205B1
公开(公告)日：2001-08-07
申请号：KR1019980018328
申请日：1998-05-21
Applicant: 한국전자통신연구원
IPC: H01L33/00
Abstract: PURPOSE: A high integrated LED device of three colors and a method for fabricating the same are provided to improve a resolution by forming an LED for emitting a red color, a green color, and a blue color with a single chip. CONSTITUTION: A three-color LED device is formed on a wiring substrate(50) by contacting a metal bump(51) with a multitude of ohmic metal layer(35). The LED device and the wiring substrate(50) are aligned by using an optical microscope. An allowable margin of error is controlled within 2 micro meters. The metal bump(51) and the ohmic contact layers(35) are adhered to each other by using a ultrasonic wave method, a thermo-compression method, and a thermo-sonic method. A red LED, A green LED, a blue LED, and a transparent substrate(10) are located on the wiring substrate(50).
-
公开(公告)号：KR100296710B1
公开(公告)日：2001-08-07
申请号：KR1019970047535
申请日：1997-09-18
Applicant: 한국전자통신연구원
IPC: H01L29/68
Abstract: PURPOSE: A method for fabricating a diamond vacuum device is provided to improve efficiency of a vacuum device by using a diamond layer as a field emission layer. CONSTITUTION: A silicon oxide layer(11A) is formed on a silicon substrate. A polysilicon wiring layer is deposited thereon. A diamond layer is deposited selectively on an upper portion of the silicon wiring layer. A diamond cathode(13) is formed by removing the diamond layer from the upper portion of the silicon wiring layer. A metal such as titanium or tungsten is deposited thereon. A gate(15) and an anode(14) are formed by performing a mask process. The silicon oxide layer(11A) is etched by using a photoresist layer as a mask. The photoresist layer is removed. A photoresist layer is filled into the diamond cathode(13), the silicon wiring layer, the gate(15), and the anode(14). A silicon oxide layer(17) is deposited on the whole surface of the above structure. An exhaust hole is formed by etching the silicon oxide layer(17).
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.02 seconds)
