公开(公告)号：EP0606220A1

公开(公告)日：1994-07-20

申请号：EP92914941.0

申请日：1992-06-12

Applicant: HARRIS CORPORATION

Inventor： BEITMAN, Bruce, A.

IPC: G01P15 ,  B81B3 ,  H01L21 ,  H01L29

CPC classification number: B81C1/0015 ,  B81B2201/0235 ,  B81B2203/0315 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/019 ,  B81C2201/0191 ,  G01P15/0802 ,  G01P2015/0828

Abstract: On produit un accéléromètre à semi-conducteurs en fixant une couche semi-conductrice à une tranche de support par l'intermédiaire d'une couche d'oxyde épaisse. Une configuraton d'accéléromètre est produite dans la couche semi-conductrice, qui est alors utilisée comme un masque permettant de graver une cavité dans l'oxyde épais sous-jacent. Le masque peut comprendre une ou plusieurs ouvertures, de sorte qu'une région formant la masse présentera des ouvertures correspondantes à celles de la couche d'oxyde sous-jacente. La structure obtenue à partir d'une gravure d'oxyde présente la configuration d'accéléromètre prescrite composée d'une région formant une masse de large volume soutenue en porte-à-faux par une multiplicité de régions piézorésistives en forme de bras qui relient la masse à une partie de support périphérique de la couche semi-conductrice. Immédiatement au-dessous de cette configuration d'accéléromètre se trouve une cavité destinée à la flexion, créée lorsqu'on enlève la couche d'oxyde sous-jacente. La couche semi-conductrice demeure fixée à la tranche de support par l'intermédiaire de la couche d'oxyde épaisse qui entoure la configuration d'accéléromètre, et qui a été masquée de manière appropriée par la partie périphérique de la couche semi-conductrice supérieure au cours de l'étape de gravure de l'oxyde. Selon un second mode de réalisation, les régions de support en forme de bras sont dimensionnées séparément de la région formant la masse, et l'on utilise une multiplicité de régions d'oxyde enfouies comme élément d'arrêt de gravure de semi-conducteur.

公开(公告)号：EP0427930A2

公开(公告)日：1991-05-22

申请号：EP90116543.1

申请日：1990-08-29

Applicant: International Business Machines Corporation

Inventor： Bassous, Ernest ,  Blum, Joseph M. ,  Chan, Kevin K. ,  Lamberti, Angela C.

IPC: G03F1/14

CPC classification number: B81C1/00158 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/053 ,  B81C2203/019 ,  G01L9/0042 ,  G03F1/22 ,  Y10S438/977

Abstract: The method of fabrication of a monolithic silicon membrane structure in which the membrane and its supporting framework are constructed from a single ultra thick body of silicon. The fabrication sequence includes the steps of providing a doped membrane layer on the silicon body, forming an apertured mask on the silicon body, and removal of an unwanted silicon region by mechanical grinding and chemical etching to provide a well opening in the silicon body terminating in the doped membrane.

Abstract translation: 制造单片硅膜结构的方法，其中膜及其支撑框架由单个超厚体硅构成。 制造顺序包括以下步骤：在硅体上提供掺杂的膜层，在硅体上形成孔径掩模，并通过机械研磨和化学蚀刻去除不想要的硅区域，以在硅体中终止孔 掺杂膜。

公开(公告)号：JP2017224504A

公开(公告)日：2017-12-21

申请号：JP2016119491

申请日：2016-06-16

Applicant: 株式会社日立製作所

Inventor： 渡邉 敬司 ,  町田 俊太郎 ,  三浦 勝哉 ,  武居 亜紀 ,  河村 哲史 ,  杉井 信之 ,  龍崎 大介

IPC: G03F7/20 ,  H01L21/302 ,  H01J37/317

CPC classification number: B81C1/00531 ,  B81C99/0025 ,  H01L21/26 ,  B81C2201/0132 ,  B81C2201/0136 ,  B81C2201/0143

Abstract: 【課題】微細構造体の加工の形状制御性を向上させる。 【解決手段】まず、被加工物11にイオンビームIBを照射して、断面視において側壁が傾斜したテーパー形状の穴HOを形成する。次に、イオンビームIBの照射を停止した後、ガス源から、原料ガスRGを被加工物11の上面に対して斜め方向から導入して、被加工物11の上面および穴HOの側壁の上部にガス分子RMを吸着させる。次に、原料ガスRGの導入を停止した後、再度、被加工物11の穴HOが形成された領域にイオンイビームIBを照射する。これにより、穴HOの側壁の上部では、穴HOの側壁に吸着したガス分子RMを原料とする成膜が進行し、穴HOの底部では、被加工物11のエッチングが進行する。 【選択図】図2

公开(公告)号：JP4558745B2

公开(公告)日：2010-10-06

申请号：JP2006546292

申请日：2004-12-23

Applicant: コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ

Inventor： クレール・ディヴー ,  ティエリー・エノット ,  マリ−エレーヌ・ボダイン

IPC: G02B26/08 ,  B81B3/00 ,  B81C1/00

CPC classification number: G02B26/085 ,  B81B2201/038 ,  B81B2201/047 ,  B81B2203/0127 ,  B81B2203/0361 ,  B81C1/00626 ,  B81C2201/0136 ,  G02B26/0833 ,  G02B26/0841 ,  Y10S29/016 ,  Y10S438/924 ,  Y10T29/42

公开(公告)号：JP2009200474A

公开(公告)日：2009-09-03

申请号：JP2008332367

申请日：2008-12-26

Applicant: Honeywell Internatl Inc ,  ハネウェル・インターナショナル・インコーポレーテッド

Inventor： YU LIANZHONG

IPC: H01L29/84 ,  B81B3/00 ,  B81C1/00 ,  G01P15/125

CPC classification number: B81C1/00182 ,  B81B2201/0235 ,  B81C2201/0136

Abstract: PROBLEM TO BE SOLVED: To provide a method for manufacturing an MEMS device from a single silicon-on-insulator (SOI) wafer.
SOLUTION: An SOI wafer 20 includes a silicon (Si) handle layer 28, an Si mechanism layer 24, and an insulating layer 26 located between the Si handle layer and the Si mechanism layer. A process of etching an active component from the Si mechanism layer is included. After that, boron is doped onto a surface of the exposed Si mechanism layer. Next, a part of an insulating layer near the active component in which the Si mechanism layer is etched is removed and the Si handle layer near the active component is etched.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供从单个绝缘体上硅（SOI）晶片制造MEMS器件的方法。 解决方案：SOI晶片20包括位于Si处理层和Si机理层之间的硅（Si）手柄层28，Si机构层24和绝缘层26。 包括从Si机理层蚀刻活性成分的方法。 之后，将硼掺杂到暴露的Si机理层的表面上。 接下来，去除其中Si机理层被蚀刻的活性组分附近的一部分绝缘层，并且蚀刻有源组分附近的Si处理层。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP4308520B2

公开(公告)日：2009-08-05

申请号：JP2002539252

申请日：2001-10-06

Applicant: ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh

Inventor： アルトマン ハンス ,  ベンツェル フーベルト ,  シェーファー フランク ,  ヴェーバー ヘリベルト

IPC: B81B3/00 ,  G01P15/125 ,  B81C1/00 ,  H01L29/84

CPC classification number: B81C1/00595 ,  B81B2201/0235 ,  B81B2201/036 ,  B81C2201/0114 ,  B81C2201/0115 ,  B81C2201/0136 ,  B81C2203/0136

公开(公告)号：JP3752265B2

公开(公告)日：2006-03-08

申请号：JP9204995

申请日：1995-04-18

Applicant: ロックウェル・インターナショナル・コーポレイションRockwell International Corporation

Inventor： ケネス・エム・ヘイズ

IPC: C23F1/00 ,  H01L21/306 ,  B81C1/00 ,  G01L9/00 ,  H03H3/007

CPC classification number: G01L9/0019 ,  B81C1/00801 ,  B81C2201/0136 ,  B81C2201/014 ,  H03H3/007 ,  Y10S148/012

公开(公告)号：EP2217526B1

公开(公告)日：2011-05-18

申请号：EP08847264.2

申请日：2008-10-13

Applicant: Robert Bosch GmbH

Inventor： LAERMER, Franz ,  FUCHS, Tino ,  LEINENBACH, Christina

IPC: B81C1/00

CPC classification number: B81C1/00103 ,  B81B2203/0384 ,  B81C2201/0136

Abstract: The invention relates to a method for producing micromechanical structures having a raised lateral wall progression or an adjustable angle of inclination. The micromechanical structures are etched out of an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) provided on, or deposited on, a silicon semiconductor layer (1, 10), by dry-chemical etching of the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50). The lateral wall progression of the micromechanical structure is formed by varying the germanium part in the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) to be etched. There is a higher germanium part in regions that are to etched more aggressively. The variation of the germanium part in the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) is adjusted by a method selected from a group wherein an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) having a varying germanium content is deposited, wherein germanium is introduced into a silicon semiconductor layer or an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50), wherein silicon is introduced into a germanium layer or an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50), and/or wherein a SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) is subjected to thermal oxidation.

公开(公告)号：EP2217526A2

公开(公告)日：2010-08-18

申请号：EP08847264.2

申请日：2008-10-13

Applicant: Robert Bosch GmbH

Inventor： LAERMER, Franz ,  FUCHS, Tino ,  LEINENBACH, Christina

IPC: B81C1/00

CPC classification number: B81C1/00103 ,  B81B2203/0384 ,  B81C2201/0136

Abstract: The invention relates to a method for producing micromechanical structures having a raised lateral wall progression or an adjustable angle of inclination. The micromechanical structures are etched out of an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) provided on, or deposited on, a silicon semiconductor layer (1, 10), by dry-chemical etching of the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50). The lateral wall progression of the micromechanical structure is formed by varying the germanium part in the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) to be etched. There is a higher germanium part in regions that are to etched more aggressively. The variation of the germanium part in the SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) is adjusted by a method selected from a group wherein an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) having a varying germanium content is deposited, wherein germanium is introduced into a silicon semiconductor layer or an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50), wherein silicon is introduced into a germanium layer or an SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50), and/or wherein a SiGe-mixed semiconductor layer (3a, 3b, 30, 30a, 30b, 50) is subjected to thermal oxidation.

公开(公告)号：EP2077250A2

公开(公告)日：2009-07-08

申请号：EP08172658.0

申请日：2008-12-22

Applicant: Honeywell International Inc.

Inventor： Yu, Lianzhong

IPC: B81C1/00

CPC classification number: B81C1/00182 ,  B81B2201/0235 ,  B81C2201/0136

Abstract: Methods for producing a MEMS device from a single silicon-on-insulator (SOI) wafer. An SOI wafer includes a silicon (Si) handle layer, a Si mechanism layer and an insulator layer located between the Si handle and Si mechanism layers. An example method includes etching active components from the Si mechanism layer. Then, the exposed surfaces of the Si mechanism layer is doped with boron. Next, portions of the insulator layer proximate to the etched active components of the Si mechanism layer are removed and the Si handle layer is etched proximate to the etched active components.

Abstract translation: 从单个绝缘体上硅（SOI）晶片制造MEMS器件的方法。 SOI晶片包括硅（Si）手柄层，Si机构层和位于Si手柄和Si机构层之间的绝缘体层。 示例性方法包括从Si机理层蚀刻活性组分。 然后，Si机理层的暴露表面掺硼。 接下来，去除靠近Si机理层的蚀刻的有源部件的绝缘体层的部分，并且蚀刻附近的Si处理层。