-
公开(公告)号：CN117177569A
公开(公告)日：2023-12-05
申请号：CN202310626945.3
申请日：2023-05-30
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：堆叠在衬底上的第一沟道图案和第二沟道图案；设置在第一和第二沟道图案之间并沿平行于衬底的顶表面的第一方向延伸的字线；设置在字线的顶表面与第一沟道图案之间以及在字线的底表面与第二沟道图案之间的数据存储图案；在垂直于衬底的顶表面的第二方向上延伸并连接到第一和第二沟道图案的第一端部的位线；以及在第二方向上延伸并连接到第一和第二沟道图案的第二端部的源极线。
-
公开(公告)号：CN117135917A
公开(公告)日：2023-11-28
申请号：CN202310594112.3
申请日：2023-05-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件。所述半导体器件包括：基底，包括单元阵列区域、外围电路区域和接口区域；位线，布置在单元阵列区域中并且在第一水平方向上延伸；模制绝缘层，布置在位线上并且包括在第二水平方向上延伸的开口；沟道层，分别布置在每个开口中的位线上；字线，分别布置在沟道层上并且在第二水平方向上从单元阵列区域延伸至接口区域，字线包括在模制绝缘层的每个开口的第一侧壁上的第一字线和在所述开口的第二侧壁上的第二字线；以及修整绝缘块，布置在接口区域中并连接到第一字线的端部和第二字线的端部。
-
公开(公告)号：CN117062436A
公开(公告)日：2023-11-14
申请号：CN202310405272.9
申请日：2023-04-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器装置包括：设置在衬底上的外围栅极结构；设置在外围栅极结构上并且在第一方向上延伸的位线；被设置为在外围栅极结构上与位线相邻并且在第一方向上延伸的屏蔽结构；设置在位线和屏蔽结构上并且在第二方向上延伸的第一字线；设置在位线和屏蔽结构上、在第二方向上延伸、并且在第一方向上与第一字线间隔开的第二字线；设置在位线上并且设置在第一字线和第二字线之间的第一有源图案和第二有源图案；以及连接至第一有源图案和第二有源图案的接触图案。
-
公开(公告)号：CN117015239A
公开(公告)日：2023-11-07
申请号：CN202310479130.7
申请日：2023-04-28
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器装置。该半导体存储器装置可包括在第一方向上延伸的位线、设置在位线上的第一有源图案和第二有源图案、设置在第一有源图案和第二有源图案之间并且在第二方向上延伸以与位线交叉的背栅电极、设置在第一有源图案的一侧并且在第二方向上延伸的第一字线、设置在第二有源图案的相对侧并且在第二方向上延伸的第二字线、以及分别耦接到第一有源图案和第二有源图案的接触图案。
-
公开(公告)号：CN116963497A
公开(公告)日：2023-10-27
申请号：CN202310465058.2
申请日：2023-04-26
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置。所述半导体装置包括：基底，包括有源区域，有源区域包括第一区域和第二区域；位线，在基底上沿第一方向延伸，并且电连接到有源区域的第一区域；间隔结构，设置在位线的侧表面上；接触结构，设置在间隔结构的侧表面上，并且电连接到有源区域的第二区域；以及数据存储结构，设置在接触结构上，并且电连接到接触结构。接触结构包括：导电接触层，包括第一部分和设置在第一部分上的第二部分；阻挡层，围绕导电接触层的第一部分；以及气隙，围绕导电接触层的第二部分。
-
Patent Agency Ranking
公开(公告)号：CN109616474B
公开(公告)日：2023-10-10
申请号：CN201811156224.6
申请日：2018-09-26
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件。半导体存储器件包括基板。半导体存储器件包括垂直堆叠在基板上的多个存储单元晶体管。半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的源极区的第一导电线。半导体存储器件包括连接到所述多个存储单元晶体管的多个栅电极的第二导电线。此外，半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的漏极区的数据存储元件。
-
公开(公告)号：CN108987406B
公开(公告)日：2023-09-26
申请号：CN201810494130.3
申请日：2018-05-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本发明提供一种集成电路器件和制造该集成电路器件的方法，其中该集成电路器件包括具有沿平行于衬底的上表面的方向彼此分开的第一区域和第二区域的衬底。界面器件隔离层填充在第一区域与第二区域之间的界面区域中的界面沟槽，并且限定位于第一区域中的第一有源区的一部分和位于第二区域中的第二有源区的一部分。绝缘图案从第一区域延伸到界面器件隔离层的上部分。绝缘图案覆盖界面器件隔离层的至少一部分和第一有源区。绝缘图案在界面器件隔离层的上表面上限定底切区域。掩埋图案实质上填充底切区域。
-
公开(公告)号：CN116782637A
公开(公告)日：2023-09-19
申请号：CN202310212812.1
申请日：2023-03-06
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括：衬底上的第一柱状绝缘图案，沿竖直方向延伸，在第一方向上间隔开并排列成行；衬底上的第二柱状绝缘图案，沿竖直方向延伸，在第一方向上间隔开并排列成行，第二柱状绝缘图案和第一柱状绝缘图案在与第一方向垂直的第二方向上彼此重叠；堆叠在衬底上以在竖直方向上间隔开的硅图案，沿第二方向延伸并位于两个第一柱状绝缘图案之间和两个第二柱状绝缘图案之间；每个硅图案的上表面和下表面中的每个表面上的字线，沿第一方向延伸，接触第一柱状绝缘图案和/或第二柱状绝缘图案中的至少一个的侧壁；接触硅图案中的至少第一硅图案的第一侧壁的位线，沿竖直方向延伸；及接触第一硅图案的第二侧壁的电容器，沿水平方向设置。
-
公开(公告)号：CN110021582B
公开(公告)日：2023-09-19
申请号：CN201811509486.6
申请日：2018-12-11
Applicant: 三星电子株式会社
IPC: H01L23/64
Abstract: 本发明构思提供了一种集成电路器件和制造其的方法。所述集成电路器件可以包括在衬底上方的支撑图案、在衬底上方的下电极图案和电介质结构、以及在电介质结构上的上电极结构。支撑图案可以包括在垂直方向上延伸的第一支撑结构。下电极图案可以在支撑图案与电介质结构之间。下电极图案可以包括彼此间隔开的第一组N个(例如4或更大的整数)下电极，并且可以在垂直方向上延伸到衬底之上的第一水平。电介质结构可以包括在垂直方向上延伸并围绕第一支撑结构和第一组N个下电极的第一电介质突起。上电极结构可以包括围绕第一电介质突起的第一上电极突起。
-
公开(公告)号：CN116249347A
公开(公告)日：2023-06-09
申请号：CN202211547941.8
申请日：2022-12-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。
-
-
-
-
-
-
-
-
-
Search Results
200
records
(took 0.043 seconds)
