-
公开(公告)号：KR1020120060033A
公开(公告)日：2012-06-11
申请号：KR1020100121590
申请日：2010-12-01
Applicant: 한국전자통신연구원
IPC: G10L19/08
CPC classification number: G10L19/06 , G10L19/005
Abstract: PURPOSE: A voice decoder and a method thereof for decoding a voice frame are provided to decode a voice frame which is partitioned according to a waveform interpolation decoding method. CONSTITUTION: A pre-processor generates a parameter of a current voice frame through a parameter of a previous voice frame. A decoding unit decodes a voice frame through a parameter of the current voice frame generated from the pre-processor. The pre-processor includes an REW(Rapidly Evolving Waveform) information generating unit(610), an SEW(Slowly Evolving Waveform) information generating unit(620), and a CW information generating unit(630). The CW information generating unit combines generated information. The CW information generating unit generates the CW information of the previous voice frame.
Abstract translation: 目的：提供用于解码语音帧的语音解码器及其方法，以对根据波形插值解码方法分区的语音帧进行解码。 构成：预处理器通过先前语音帧的参数生成当前语音帧的参数。 解码单元通过从预处理器生成的当前语音帧的参数来解码语音帧。 预处理器包括REW（快速演进波形）信息生成单元（610），SEW（慢速演进波形）信息生成单元（620）以及CW信息生成单元（630）。 CW信息生成单元组合生成的信息。 CW信息生成单元生成上一个语音帧的CW信息。
-
公开(公告)号：KR101127963B1
公开(公告)日：2012-03-26
申请号：KR1020090031779
申请日：2009-04-13
Applicant: 한국전자통신연구원
Abstract: 본 발명은 인트라 16×16 휘도 예측시에 역양자화 및 역변환의 동작 시작 시점을 앞당겨주며동작 속도를 증대시키기 위한 SAE 계산 장치 및 그를 포함하는 H.264 코딩 장치에 관한 것으로, IQIT에 필요한 양자화된 DC 성분과 역양자화된 DC 성분을 인트라 예측 동작시에 미리 계산할 수 있도록 함으로써, 역양자화 및 역변환의 동작 시점을 앞당겨 줄 수 있을 뿐 만 아니라, 역양자화 및 역변환의 동작 속도까지도 증대시켜 줄 수 있도록 한다.
H.264, 인트라 예측, DC 계수, SAE 계산, 인트라 16×16 휘도 예측-
公开(公告)号：KR101118593B1
公开(公告)日：2012-02-27
申请号：KR1020090027975
申请日：2009-04-01
Applicant: 한국전자통신연구원
Abstract: 본 발명은 VLIW 명령어 처리 장치 및 방법에 관한 것으로, 이전 주기에서 생성된 명령어 선택 조건에 따라 VLIW(Very Long Instruction Word) 명령어에 포함된 적어도 하나의 명령어 중 하나를 선택하는 명령어 선택부; 및 상기 명령어 선택부를 통해 선택된 명령어를 처리하여, 명령어 처리 결과값과 새로운 명령어 선택 조건을 생성하는 선택 명령어 실행부를 포함하여 구성되며, 이에 의하여 조건 분기 명령어의 처리 효율을 증대시키고 VLIW 아키텍쳐의 하드웨어 크기는 감소시켜 줄 수 있도록 한다.
VLIW, VLIW 아키텍쳐, 조건 분기 명령어, 조건 분기, 선택적 명령어-
公开(公告)号：KR101057659B1
公开(公告)日：2011-08-18
申请号：KR1020080131604
申请日：2008-12-22
Applicant: 한국전자통신연구원
IPC: H04N19/42
Abstract: 본 발명은 멀티미디어 디코딩 장치에 관한 것으로서, 마이크로프로세서의 명령을 전달하는 커맨드 버스와 디코딩 처리에 필요한 데이터를 전송하는 데이터 버스를 독립된 구조로 구현하고, 상기 커맨드 버스를 통해 마이크로프로세서가 하드웨어 디코딩 코어의 각 블록으로 명령을 전송하면, 상기 명령에 따라서 하드웨어 디코딩 코어의 각 블록이 상기 데이터 버스를 통해 메모리에 저장된 데이터를 읽어와 디코딩 처리를 수행하거나, 디코딩된 데이터를 상기 메모리에 저장하도록 구현하고, PID 매칭 유닛을 통해 하드웨어적으로 선택된 채널에 대응하는 TS 패킷을 추출하여 ES 패킷까지의 파싱을 수행하도록 구현함으로써, 마이크로프로세서의 작업 부하 및 메모리 대역폭을 감소시키면서 효율성을 높일 수 있는 것이다.
H.264, T-DMB, 디코딩 장치, 커맨드 버스, 데이터 버스Abstract translation: 本发明涉及一种多媒体解码设备，其中用于发送微处理器的命令的命令总线和用于发送解码处理所需的数据的数据总线在独立结构中实现，并且微处理器 其中，硬件解码核的每个模块通过数据总线读取存储器中存储的数据，并根据该命令执行解码处理或将解码后的数据存储在存储器中， 通过提取与硬件中选择的通道对应的TS包并对ES包进行解析，从而提高效率，同时减少微处理器的工作量和存储带宽。
-
125.发明公开확률 모델 테이블로부터 확률 모델값을 추출하는 방법 및 이를 이용하는 심볼값 복호화 방법 및 심볼값 복호화 장치 无效从可行性模型表提取概率模型值的方法和使用相同符号来解码符号值的方法和装置
公开(公告)号：KR1020110070779A
公开(公告)日：2011-06-24
申请号：KR1020100116262
申请日：2010-11-22
Applicant: 한국전자통신연구원
IPC: H04N19/13
CPC classification number: H04N19/149 , H04H2201/11 , H04N19/119
Abstract: PURPOSE: A method for extracting a probability model value from a probability model table and a symbol value decoding method using the same and a symbol value decoding apparatus are provided to reduce required memory size and operation quantity, by simplifying the process of obtaining the probability model table and the index of the probability model table. CONSTITUTION: A probability model table is fractionated and reduced(110). The probability model table comprises a plurality of probability model values. Index is adjusted based on the fractionated and reduced probability model table(120). The probability model value is searched from the probability model table using the adjusted index(130). The probability model value is extracted from the probability model table.
Abstract translation: 目的：提供一种从概率模型表提取概率模型值的方法和使用其的符号值解码方法和符号值解码装置，通过简化获得概率模型的处理来减少所需的存储器大小和操作量 表和概率模型表的索引。 构成：概率模型表被分解和减少（110）。 概率模型表包括多个概率模型值。 基于分数和简化概率模型表（120）调整指数。 使用调整后的索引从概率模型表中搜索概率模型值（130）。 从概率模型表中提取概率模型值。
-
Patent Agency Ranking
公开(公告)号：KR1020110070772A
公开(公告)日：2011-06-24
申请号：KR1020100113400
申请日：2010-11-15
Applicant: 한국전자통신연구원
CPC classification number: G06F12/0815 , G06F12/0831 , G06F12/0835 , G06F12/0862 , Y10S707/99952
Abstract: PURPOSE: A network load reduction method for multi-processor system including distributed memory and a node structure thereof are provided to reduce the data access delay by reducing the traffic generated when data request is failed. CONSTITUTION: A processor(110) controls the node and processes the data. A distributed memory(120) stores the data processed by the processor. An auxiliary memory(160) stores a sharer history table. When the node requests the shared data to a first external node and receives the data from a second external node, the sharer history table stores the second external node information and the shared data information. The node includes a cache(140) which stores the data from the first external node and the distributed memory read by the processor.
Abstract translation: 目的：提供包括分布式存储器及其节点结构在内的多处理器系统的网络负载降低方法，以减少数据请求失败时产生的流量来减少数据访问延迟。 构成：处理器（110）控制节点并处理数据。 分布式存储器（120）存储由处理器处理的数据。 辅助存储器（160）存储共享者历史表。 当节点向第一外部节点请求共享数据并从第二外部节点接收数据时，共享者历史表存储第二外部节点信息和共享数据信息。 节点包括存储来自第一外部节点的数据和由处理器读取的分布式存储器的高速缓存（140）。
-
公开(公告)号：KR1020110070766A
公开(公告)日：2011-06-24
申请号：KR1020100107023
申请日：2010-10-29
Applicant: 한국전자통신연구원
Abstract: PURPOSE: An operating apparatus including MAC(Multiplication and Accumulation) operation and DSP(Digital Signal Processor) structure and filtering method thereof are provided to reduce the resource consumption of the DSP and enhance the whole operation ability by performing the MAC operation having the two times precision. CONSTITUTION: A first and second register(110,120) stores the n-bit data. A third register(130) stores 2n- bit data. A multiplier(140) receives the data of the first register through a first input node and receives the data of the second and third register through a second input node. The multiplier multiplies the received data from the first and second input node. An ALU(Arithmetic Logic Unit)(150) receives the operation value of the multiplier through the first input node, adds the received values from the first and second input node, and transfers the added value to the third register. The operation value of the ALU is transferred to the second input node of the ALU.
Abstract translation: 目的：提供一种包括MAC（乘法和累加）操作和DSP（数字信号处理器）结构及其滤波方法的操作设备，以减少DSP的资源消耗，并通过执行两次MAC操作来提高整体操作能力 精确。 构成：第一和第二寄存器（110,120）存储n位数据。 第三寄存器（130）存储2n位数据。 乘法器（140）通过第一输入节点接收第一寄存器的数据，并通过第二输入节点接收第二和第三寄存器的数据。 乘法器将接收的数据与第一和第二输入节点相乘。 ALU（算术逻辑单元）（150）通过第一输入节点接收乘法器的操作值，将来自第一和第二输入节点的接收值相加，并将附加值传送到第三寄存器。 ALU的操作值被传送到ALU的第二个输入节点。
-
128.发明公开
公开(公告)号：KR1020110065617A
公开(公告)日：2011-06-16
申请号：KR1020090122188
申请日：2009-12-10
Applicant: 한국전자통신연구원
IPC: H04N19/423
CPC classification number: H04N19/433
Abstract: PURPOSE: A method and device for pixel interleaving a reference image in a single bank of a frame memory, image codec system including the same are provided to remove read latency according to a row active command. CONSTITUTION: A pixel data(522) of a reference frame which is a filter output of a reconstruction image unnecessary for video processing is interleaved with a column unit of a macro block(520). The interleaved pixel data is stored as a page unit in a signal bank(510) of a frame memory. According to a preset column address and row address, a pixel data of the reference image is stored in a desired position of a frame memory.
Abstract translation: 目的：提供一种用于在帧存储器的单个存储体中对参考图像进行像素交织的方法和装置，用于根据行活动命令去除读取延迟。 构成：作为视频处理所不需要的重构图像的滤波器输出的基准帧的像素数据（522）与宏块的列单位（520）进行交织。 交错像素数据作为页单元存储在帧存储器的信号组（510）中。 根据预设列地址和行地址，将参考图像的像素数据存储在帧存储器的期望位置。
-
公开(公告)号：KR1020110038349A
公开(公告)日：2011-04-14
申请号：KR1020090095604
申请日：2009-10-08
Applicant: 한국전자통신연구원
CPC classification number: H04N19/436 , H04N19/44
Abstract: PURPOSE: An image decoding device based on multiprocessor and method thereof are provided to effectively embody multimedia decoding due to limited memory resources by minimizing communication overheat between processors. CONSTITUTION: A stream parser(410) parses skip counter of an input stream and quantization parameter by dividing an input stream by heat unit. A processor(431) obtains the skip counter and a quantization parameter and a plurality of partition stream generated through the stream parser. The processor obtains decoding information of an upper processor among an adjacency processor by heat unit. The processor parallel processes decoding of plurality of dividing stream with heat unit.
Abstract translation: 目的：提供一种基于多处理器的图像解码装置及其方法，通过最小化处理器之间的通信过热来有效地实现由于有限的存储器资源的多媒体解码。 构成：流解析器（410）通过加热单元划分输入流来解析输入流的跳过计数器和量化参数。 处理器（431）获得跳过计数器和通过流解析器生成的量化参数和多个分区流。 处理器通过加热单元获得邻接处理器中的上位处理器的解码信息。 处理器并行处理多个分流与加热单元的解码。
-
公开(公告)号：KR1020110029294A
公开(公告)日：2011-03-23
申请号：KR1020090086913
申请日：2009-09-15
Applicant: 한국전자통신연구원
CPC classification number: H04N19/53 , H04N19/194 , H04N19/43 , H04N19/433 , H04N19/61
Abstract: PURPOSE: A video encoding apparatus is provided to reduce the amount of data transmitted and received between a frame memory and an image encoding apparatus. CONSTITUTION: A coarse-grain motion estimation unit(110) performs coarse-grain motion estimation based on a current MB(Macro Block) and the SW(Search Window) regions of the current MB. A fine-grain motion estimation & motion compensation unit(111) performs fine-grain motion estimation and motion compensation based on the output of the coarse-grain motion estimation unit, a previous MB, the SW region of the previous MB, and the peripheral pixels of the SW region of the previous MB. Based on the previous MB, the fine-grain motion estimation and the output of the motion compensation unit, an encoding unit performs an encoding operation for an image.
Abstract translation: 目的：提供一种视频编码装置，用于减少在帧存储器和图像编码装置之间发送和接收的数据量。 构成：粗粒运动估计单元（110）基于当前MB的当前MB（宏块）和SW（搜索窗）区域进行粗粒运动估计。 细粒运动估计和运动补偿单元（111）基于粗粒运动估计单元的输出，先前MB，先前MB的SW区域和周边的运动补偿单元（111）进行细粒运动估计和运动补偿 先前MB的SW区域的像素。 基于前面的MB，细粒运动估计和运动补偿单元的输出，编码单元执行图像的编码操作。
-
-
-
-
-
-
-
-
-
Search Results
273
records
(took 0.028 seconds)
