公开(公告)号：KR101168157B1

公开(公告)日：2012-07-24

申请号：KR1020090025868

申请日：2009-03-26

Applicant: 한국전자통신연구원

Inventor： 이상헌 ,  정무경 ,  신경선 ,  이석호 ,  이후성 ,  박성모 ,  엄낙웅

IPC: H04N19/176 ,  H04N19/91

Abstract: 본 발명은 H.264 코덱의 무손실 영상 압축 방법에 관한 것으로, 압축 대상 이미지를 n(n은 자연수)개의 픽셀 영역들로 분할하는 과정; 상기 n개의 픽셀 영역들 각각을 압축하여 n개의 가변 길이 압축 코드들로 변환하는 과정; 및 상기 n개의 가변 길이 압축 코드들의 크기 변화를 패턴화하여 주소를 생성하는 과정을 포함하여 구성되며, 이에 의하여 외부 메모리에 저장되는 데이터를 무손실 압축하고, 무작위 지점의 데이터에 접속 가능해진다.
H.264 코덱, 영상 압축, 무손실 압축, 무작위 지점의 데이터에 대한 접근

公开(公告)号：KR101118593B1

公开(公告)日：2012-02-27

申请号：KR1020090027975

申请日：2009-04-01

Applicant: 한국전자통신연구원

Inventor： 김경수 ,  정무경 ,  이재진 ,  조승현 ,  이준영 ,  박성모 ,  엄낙웅

IPC: G06F9/30 ,  G06F9/40 ,  G06F9/46

Abstract: 본 발명은 VLIW 명령어 처리 장치 및 방법에 관한 것으로, 이전 주기에서 생성된 명령어 선택 조건에 따라 VLIW(Very Long Instruction Word) 명령어에 포함된 적어도 하나의 명령어 중 하나를 선택하는 명령어 선택부; 및 상기 명령어 선택부를 통해 선택된 명령어를 처리하여, 명령어 처리 결과값과 새로운 명령어 선택 조건을 생성하는 선택 명령어 실행부를 포함하여 구성되며, 이에 의하여 조건 분기 명령어의 처리 효율을 증대시키고 VLIW 아키텍쳐의 하드웨어 크기는 감소시켜 줄 수 있도록 한다.
VLIW, VLIW 아키텍쳐, 조건 분기 명령어, 조건 분기, 선택적 명령어

公开(公告)号：KR1020110070772A

公开(公告)日：2011-06-24

申请号：KR1020100113400

申请日：2010-11-15

Applicant: 한국전자통신연구원

Inventor： 이상헌 ,  정무경 ,  신경선 ,  장준영 ,  박성모 ,  엄낙웅

IPC: G06F12/08 ,  G06F9/44

CPC classification number: G06F12/0815 ,  G06F12/0831 ,  G06F12/0835 ,  G06F12/0862 ,  Y10S707/99952

Abstract: PURPOSE: A network load reduction method for multi-processor system including distributed memory and a node structure thereof are provided to reduce the data access delay by reducing the traffic generated when data request is failed. CONSTITUTION: A processor(110) controls the node and processes the data. A distributed memory(120) stores the data processed by the processor. An auxiliary memory(160) stores a sharer history table. When the node requests the shared data to a first external node and receives the data from a second external node, the sharer history table stores the second external node information and the shared data information. The node includes a cache(140) which stores the data from the first external node and the distributed memory read by the processor.

Abstract translation: 目的：提供包括分布式存储器及其节点结构在内的多处理器系统的网络负载降低方法，以减少数据请求失败时产生的流量来减少数据访问延迟。 构成：处理器（110）控制节点并处理数据。 分布式存储器（120）存储由处理器处理的数据。 辅助存储器（160）存储共享者历史表。 当节点向第一外部节点请求共享数据并从第二外部节点接收数据时，共享者历史表存储第二外部节点信息和共享数据信息。 节点包括存储来自第一外部节点的数据和由处理器读取的分布式存储器的高速缓存（140）。

公开(公告)号：KR1020110038349A

公开(公告)日：2011-04-14

申请号：KR1020090095604

申请日：2009-10-08

Applicant: 한국전자통신연구원

Inventor： 이재진 ,  이준영 ,  정무경 ,  박성모 ,  엄낙웅

IPC: H04N7/24 ,  G06F9/28

CPC classification number: H04N19/436 ,  H04N19/44

Abstract: PURPOSE: An image decoding device based on multiprocessor and method thereof are provided to effectively embody multimedia decoding due to limited memory resources by minimizing communication overheat between processors. CONSTITUTION: A stream parser(410) parses skip counter of an input stream and quantization parameter by dividing an input stream by heat unit. A processor(431) obtains the skip counter and a quantization parameter and a plurality of partition stream generated through the stream parser. The processor obtains decoding information of an upper processor among an adjacency processor by heat unit. The processor parallel processes decoding of plurality of dividing stream with heat unit.

Abstract translation: 目的：提供一种基于多处理器的图像解码装置及其方法，通过最小化处理器之间的通信过热来有效地实现由于有限的存储器资源的多媒体解码。 构成：流解析器（410）通过加热单元划分输入流来解析输入流的跳过计数器和量化参数。 处理器（431）获得跳过计数器和通过流解析器生成的量化参数和多个分区流。 处理器通过加热单元获得邻接处理器中的上位处理器的解码信息。 处理器并行处理多个分流与加热单元的解码。

公开(公告)号：KR1020100067580A

公开(公告)日：2010-06-21

申请号：KR1020090025868

申请日：2009-03-26

Applicant: 한국전자통신연구원

Inventor： 이상헌 ,  정무경 ,  신경선 ,  이석호 ,  이후성 ,  박성모 ,  엄낙웅

IPC: H04N19/176 ,  H04N19/91

CPC classification number: H04N19/91 ,  H04N19/124 ,  H04N19/182

Abstract: PURPOSE: A lossless method of an H. 264 codec for reducing a communication bandwidth with an external memory is provided to reduce communications bandwidth with the external memory by storing data saved in the external memory. CONSTITUTION: A compression target image partitions to the pixel regions of n(S10). The pixel regions of n are respectively compacted. The compacted pixel regions are transformed to the variable length compression code of n(S20). The magnitude transition of variable length compression codes of n patternized. The addresses which become is used. Variable length compression codes of n are saved in the external memory(S40).

Abstract translation: 目的：提供用于减少与外部存储器的通信带宽的H.264编解码器的无损方法，以通过存储保存在外部存储器中的数据来减少与外部存储器的通信带宽。 构成：压缩目标图像分割到n的像素区域（S10）。 n的像素区域分别被压缩。 将压实的像素区域变换为n的可变长度压缩码（S20）。 n型可变长度压缩码的幅度转换。 使用成为的地址。 n的可变长度压缩码保存在外部存储器中（S40）。

公开(公告)号：KR100935856B1

公开(公告)日：2010-01-07

申请号：KR1020070122460

申请日：2007-11-29

Applicant: 한국전자통신연구원

Inventor： 이준영 ,  이재진 ,  정무경 ,  박성모 ,  엄낙웅

IPC: H04N19/13 ,  H04N19/156

Abstract: 본 발명은 H.264 CAVLC 디코딩에서 CAVLC 테이블을 탐색하기 위한 방법에 관한 것으로, 특히 CAVLC 테이블에 포함된 비트열의 길이 및 코드 값을 인덱스로 사용하여 생성된 배열(Array)을 이용하는 CAVLC 테이블 탐색 방법에 관한 것이다. 본 발명에 따른 H.264 CAVLC 디코딩에서의 CAVLC 테이블 탐색 방법은 CAVLC 테이블에 포함된 비트열의 길이 및 코드 값을 인덱스로 하여 디코딩 계수 값을 저장하는 배열을 생성하는 단계; 입력 비트 스트림의 시작 비트의 '0' 비트부터의 연속적인 '0'비트의 갯수를 계산하는 단계; 상기 연속적인 '0'비트의 갯수에 기반하여 상기 입력 비트 스트림과 대응하는 대응 비트열의 길이를 결정하는 단계; 상기 대응 비트열의 길이에 대응하는 상기 입력 비트 스트림의 상위 비트의 코드 값을 계산하는 단계; 및 상기 대응 비트열의 길이 및 상기 입력 비트 스트림의 상위 비트의 코드 값을 인덱스로 하여 상기 배열에서 디코딩 계수 값을 추출하는 단계로 구성된다. 본 발명은 CAVLC 테이블 탐색 과정에서 발생하는 메모리 액세스를 감소시킴으로써, H.264 CAVLC 디코딩의 속도를 향상시키고 디코더의 파워 소모를 감소시킬 수 있다.
H. 264, CAVLC, 디코딩, 테이블 탐색

公开(公告)号：KR1020090117516A

公开(公告)日：2009-11-12

申请号：KR1020080043605

申请日：2008-05-09

Applicant: 한국전자통신연구원

Inventor： 정무경 ,  조승현 ,  김경수 ,  이재진 ,  이준영 ,  박성모 ,  엄낙웅

IPC: G06F13/00 ,  G06F12/00

CPC classification number: G06F9/3885 ,  G06F9/38 ,  G06F15/17375

Abstract: PURPOSE: A multi-processor system and a multi-processing method for the same are provided to remove a communication overhead with one processing/data switching, and add a switching command and data stored in PPDM(Process Propagate Data Memory) and PKDM(Process Keep Data Memory) to a single processor program. CONSTITUTION: The multi-processors consist of data core(110) and processing core(120). The switch connects the data core with the processing core, which is included in each processor, as the combination of data core-processing core couple. The data core includes a register(111), a data cache(112), and the PPDM(113). The PPDM stores the data for connecting the data core with the processing core in the each processor.

Abstract translation: 目的：提供了一种多处理器系统和多处理方法，用于通过一次处理/数据交换来消除通信开销，并添加存储在PPDM（进程传播数据存储器）和PKDM（进程）中的切换命令和数据 保持数据存储器）到单个处理器程序。 构成：多处理器由数据核心（110）和处理核心（120）组成。 交换机将数据核心与处理核心连接在一起，作为数据核心处理核心耦合的组合。 数据核心包括寄存器（111），数据高速缓存（112）和PPDM（113）。 PPDM在每个处理器中存储用于将数据核心与处理核心连接的数据。

公开(公告)号：KR1020090055701A

公开(公告)日：2009-06-03

申请号：KR1020070122460

申请日：2007-11-29

Applicant: 한국전자통신연구원

Inventor： 이준영 ,  이재진 ,  정무경 ,  박성모 ,  엄낙웅

IPC: H04N19/13 ,  H04N19/156

CPC classification number: H04N19/13 ,  H04N19/156 ,  H04N19/426

Abstract: A CAVLC table searching method at H.264 CAVLC decoding is provided to reduce a memory access generated in a CAVLC table searching process, thereby improving the speed of the H.264 CAVLC decoding and reducing the power consumption of a decoder. An array is generated(302). The array stores a decoding count value using the length and code value of a bit string included in a CAVLC(Context Adaptive Variable Length Coding) table as index. Based on the number of successive 0 bits, the length of a bit string corresponding to an input bit stream is determined(304). The code value of an upper bit of the input bit stream corresponding to the length of the correspondent bit string is calculated(305). The decoding count value is extracted from the array by using the length of the correspondent bit string and the code value of the upper bit of the input bit stream as index(306).

Abstract translation: 提供H.264 CAVLC解码的CAVLC表搜索方法以减少在CAVLC表搜索过程中生成的存储器访问，从而提高H.264 CAVLC解码的速度并降低解码器的功耗。 生成数组（302）。 该阵列使用CAVLC（Context Adaptive Variable Length Coding）表格中包含的比特串的长度和码值作为索引来存储解码计数值。 基于连续0比特的数量，确定与输入比特流对应的比特串的长度（304）。 计算与相应位串的长度相对应的输入比特流的高位的代码值（305）。 通过使用相应位串的长度和输入比特流的高位的代码值作为索引，从阵列中提取解码计数值（306）。

公开(公告)号：KR101292670B1

公开(公告)日：2013-08-02

申请号：KR1020090103719

申请日：2009-10-29

Applicant: 한국전자통신연구원

Inventor： 정무경 ,  권영수 ,  김경수

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/06 ,  G06F12/00

CPC classification number: G06F9/30072 ,  G06F9/3853 ,  G06F9/3887

Abstract: 본 발명은 벡터 프로세싱 구조를 유지하면서도 다수의 서로 다른 명령어를 병렬 처리할 수 있도록 하는 벡터 프로세싱 장치 및 방법에 관한 것으로, 하나 이상의 명령어로 구성된 다중 명령어를 저장하는 명령어 메모리; 상기 다중 명령어를 상기 명령어 메모리에서 읽어오는 명령어 페치부; 및 상기 명령어 페치부를 통해 상기 다중 명령어를 각각 전달받고, 이전 연산 결과에 따라 상기 다중 명령어로부터 하나의 명령어를 각각 선택하여 연산하는 다수의 명령어 처리부를 포함한다.
벡터 프로세싱, 벡터 프로세서, SIMD, 병렬처리

公开(公告)号：KR101050188B1

公开(公告)日：2011-07-19

申请号：KR1020080118992

申请日：2008-11-27

Applicant: 한국전자통신연구원

Inventor： 이준영 ,  이재진 ,  조승현 ,  정무경 ,  박성모 ,  엄낙웅 ,  김경수

IPC: H04N21/262 ,  H04N19/42

Abstract: 본 발명은 멀티프로세서를 이용한 동영상 디코딩 장치 및 그 장치에서의 동영상 디코딩 방법에 관한 것으로서, 상기 동영상 디코딩 장치는, 병렬 처리가 불가능한 가변 길이 부호화를 수행하여 스케줄링을 위한 정보를 파싱하고, 매크로 블록 단위별로 가공되지 않은 비트 스트림을 나누어 나누어진 매크로 블록 단위의 비트 데이터를 출력하고, 파싱된 스케줄링을 위한 정보를 이용하여 나누어진 비트 데이터를 매크로 블록 단위로 스케줄링하고, 스케줄링된 매크로 블록들을 데이터 레벨 및 기능적 레벨로 구분된 해당 프로세서에 각각 할당함으로써, 각 프로세서에 할당된 매크로 블록을 상기 데이터 레벨 및 상기 기능적 레벨로 각각 디코딩함을 특징으로 하며, 이로 인해, 영상 압축 알고리즘에 내재되어 있는 병렬성을 최대한 이끌어내어 디코딩 성능 향상시킬 수 있다.
동영상 표준(H.264), 동영상 디코딩, 멀티프로세서, 파싱 전처리부, 스케줄러, 프로세서, 프레임 메모리, 매크로 블록, 데이터 레벨 분할, 기능적 레벨 분할.

Abstract translation: 本发明中，涉及一种用于使用多处理器的视频解码设备和装置的视频解码方法的动态图像解码装置是执行可变并行处理不能长度编码并解析用于调度的信息，通过宏块单元 并输出分成原始宏块为单位的位流位数据，并且该比特数据是通过使用一个宏块的基础上对所解析的时间表的信息分割时间表，预定的宏块数据水平和功能水平 并且将分配给各个处理器的宏块分别解码为数据级别和功能级别，由此尽可能地提取图像压缩算法中固有的并行性， 性别 它可以改善。