-
公开(公告)号：KR1020110066526A
公开(公告)日：2011-06-17
申请号：KR1020090123214
申请日：2009-12-11
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A multi port memory controller and a multi port cache are provided to realize minimum circuit configuration and fast processing speed by grouping and processing transactions inputted through a plurality of ports. CONSTITUTION: A transaction grouping unit(111) groups transactions inputted through ports to a line unit of a single port memory. A transaction sorter(112) decides a process sequence of the transaction group and successively stores the transaction group. A transaction executor(114) reads the transaction group according to the stored sequence and generates location information, a control signal, and offset for processing the transaction group. The transaction executor offers the location information and the control signal to the single port memory, and also offers the offset to the data input/output controller(120).
Abstract translation: 目的：通过分组和处理通过多个端口输入的事务，提供多端口存储器控制器和多端口高速缓存，以实现最小电路配置和快速处理速度。 构成：事务分组单元（111）将通过端口输入的事务分组到单个端口存储器的行单元。 交易分类器（112）决定交易组的处理顺序，并连续地存储交易组。 事务执行器（114）根据所存储的序列读取事务组，生成用于处理事务组的位置信息，控制信号和偏移量。 交易执行者将位置信息和控制信号提供给单端口存储器，并且还向数据输入/输出控制器（120）提供偏移。
-
公开(公告)号：KR101419379B1
公开(公告)日：2014-07-15
申请号：KR1020100113400
申请日：2010-11-15
Applicant: 한국전자통신연구원
Abstract: 본 발명은 분산 메모리를 가지는 다중 프로세서 시스템을 위한 네트워크 부하 감소 방법 및 노드의 구조에 관한 것으로서, 구체적으로는 본 발명의 네트워크 부하 감소 방법은 분산 메모리 및 공유자 이력 테이블을 저장하는 보조 메모리를 가지는 노드들로 구성된 다중 프로세서 시스템을 이용하며, 공유자 노드의 이력을 상기 보조 메모리의 공유자 이력 테이블에 기록하는 이력 기록 과정, 상기 보조 메모리의 공유자 이력 테이블을 참조하여 공유 데이터를 요청하는 공유 데이터 요청 과정 및 상기 분산 메모리의 공유 데이터를 삭제하고 상기 보조 메모리에 저장된 공유자 이력 테이블을 갱신하는 공유 데이터 삭제 과정을 포함한다.
-
公开(公告)号：KR1020120055008A
公开(公告)日：2012-05-31
申请号：KR1020100116461
申请日：2010-11-22
Applicant: 한국전자통신연구원
Inventor： 이상헌
IPC: H04N19/91
CPC classification number: H04N19/13 , H04N19/428
Abstract: PURPOSE: A variable length coding method is provided to parallelize a data area in a decoding process by generating a compression code. CONSTITUTION: The largest value among code length indexes is determined as a code length index value(S10). If the code length index value is determined, a compression code is generated by combining the code length index value with a code obtained by cutting the lower bit of each data corresponding to the code length value(S20).
Abstract translation: 目的：提供一种可变长度编码方法，用于通过生成压缩码来在解码过程中并行化数据区域。 构成：代码长度索引中的最大值被确定为代码长度索引值（S10）。 如果确定了代码长度索引值，则通过将代码长度索引值与通过切割与代码长度值相对应的每个数据的低位获得的代码组合来生成压缩代码（S20）。
-
公开(公告)号：KR101168157B1
公开(公告)日：2012-07-24
申请号：KR1020090025868
申请日：2009-03-26
Applicant: 한국전자통신연구원
IPC: H04N19/176 , H04N19/91
Abstract: 본 발명은 H.264 코덱의 무손실 영상 압축 방법에 관한 것으로, 압축 대상 이미지를 n(n은 자연수)개의 픽셀 영역들로 분할하는 과정; 상기 n개의 픽셀 영역들 각각을 압축하여 n개의 가변 길이 압축 코드들로 변환하는 과정; 및 상기 n개의 가변 길이 압축 코드들의 크기 변화를 패턴화하여 주소를 생성하는 과정을 포함하여 구성되며, 이에 의하여 외부 메모리에 저장되는 데이터를 무손실 압축하고, 무작위 지점의 데이터에 접속 가능해진다.
H.264 코덱, 영상 압축, 무손실 압축, 무작위 지점의 데이터에 대한 접근-
公开(公告)号：KR1020110070772A
公开(公告)日：2011-06-24
申请号：KR1020100113400
申请日：2010-11-15
Applicant: 한국전자통신연구원
CPC classification number: G06F12/0815 , G06F12/0831 , G06F12/0835 , G06F12/0862 , Y10S707/99952
Abstract: PURPOSE: A network load reduction method for multi-processor system including distributed memory and a node structure thereof are provided to reduce the data access delay by reducing the traffic generated when data request is failed. CONSTITUTION: A processor(110) controls the node and processes the data. A distributed memory(120) stores the data processed by the processor. An auxiliary memory(160) stores a sharer history table. When the node requests the shared data to a first external node and receives the data from a second external node, the sharer history table stores the second external node information and the shared data information. The node includes a cache(140) which stores the data from the first external node and the distributed memory read by the processor.
Abstract translation: 目的：提供包括分布式存储器及其节点结构在内的多处理器系统的网络负载降低方法，以减少数据请求失败时产生的流量来减少数据访问延迟。 构成：处理器（110）控制节点并处理数据。 分布式存储器（120）存储由处理器处理的数据。 辅助存储器（160）存储共享者历史表。 当节点向第一外部节点请求共享数据并从第二外部节点接收数据时，共享者历史表存储第二外部节点信息和共享数据信息。 节点包括存储来自第一外部节点的数据和由处理器读取的分布式存储器的高速缓存（140）。
-
Patent Agency Ranking
公开(公告)号：KR1020120055395A
公开(公告)日：2012-05-31
申请号：KR1020100117120
申请日：2010-11-23
Applicant: 한국전자통신연구원
IPC: H04N19/137 , H04N19/13
CPC classification number: H04N19/436 , H04N19/176 , H04N19/184 , H04N19/44 , H04N19/61 , H04N19/91
Abstract: PURPOSE: An apparatus and method for decoding prediction error data based on a bit plane are provided to reduce an amount of transmitted data between a memory and a functional module. CONSTITUTION: A variable length decoding module(1) generates predication error data of a macro block unit from a bit stream. The variable length decoding module divides the prediction error data into groups and a bit plane about the group. A variable length decoding memory(2) stores the generated bit plane. The variable length decoding memory stores the prediction error data in the group according to the bit plane.
Abstract translation: 目的：提供一种用于对基于位平面的预测误差数据进行解码的装置和方法，以减少存储器与功能模块之间的传输数据量。 构成：可变长度解码模块（1）从比特流生成宏块单元的预测误差数据。 可变长度解码模块将预测误差数据分成组和位于该组的位平面。 可变长度解码存储器（2）存储生成的位平面。 可变长度解码存储器根据位平面将预测误差数据存储在组中。
-
公开(公告)号：KR101127962B1
公开(公告)日：2012-03-26
申请号：KR1020080131607
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G09G5/39 , G09G2360/123 , G09G2360/128 , H04N19/423
Abstract: A method for managing a frame memory includes: determining a frame memory structure with reference to memory configuration information and image processing information; configuring a frame memory such that a plurality of image signals are stored in each page according to the frame memory structure; and computing a signal storage address by combining image acquiring information by bits, and accessing a frame memory map to write or read an image signal by pages.
-
公开(公告)号：KR100994983B1
公开(公告)日：2010-11-18
申请号：KR1020080111627
申请日：2008-11-11
Applicant: 한국전자통신연구원
IPC: H04N19/433 , H04N19/51
CPC classification number: H04N19/00587 , H04N19/433 , H04N19/51 , H04N19/523
Abstract: 본 발명은 공유 가능한 다중 입출력 뱅크 메모리 구조를 갖는 고속 움직임 탐색에 관한 것으로서, 고속 움직임 탐색 장치는, 외부의 프레임 메모리로부터 현재 영역의 화소 데이터를 수신하여 저장하는 현재 영역 메모리; 공유 가능한 다중 입출력 뱅크 형태로 상기 프레임 메모리로부터 읽어온 탐색영역의 화소 데이터를 저장하고, 상기 현재 영역의 화소 데이터와 탐색영역의 화소 데이터를 이용하여 정수배 움직임 벡터를 예측하는 정수배 움직임 탐색기; 및 상기 정수배 움직임 탐색기로부터 탐색영역이 공유 가능하다는 신호를 수신하면, 상기 정수배 움직임 탐색기로부터 탐색영역의 화소 데이터를 읽어오고, 읽어온 탐색영역의 화소 데이터 및 상기 정수배 움직임 탐색기에서 예측된 정수배 움직임 벡터를 이용하여 소수배 움직임 벡터를 예측하는 소수배 움직임 탐색기를 포함하여 고속의 움직임 탐색을 수행함을 특징으로 하며, 이로 인해 외부 프레임 메모리와의 입출력을 최소화할 수 있으며, 움직임 백터 예측 시 SAD 계산에 필요한 탐색 범위 및 화소 수를 영상의 품질이 저하되지 않는 범위에서 줄일 수 있다.
고속 움직임 탐색 장치, 정수배 움직임 탐색기, 소수배 움직임 탐색기, 다중 입출력 뱅크 메모리, 화소 데이터, 매크로 블록, SAD.-
公开(公告)号：KR1020100073029A
公开(公告)日：2010-07-01
申请号：KR1020080131607
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G09G5/39 , G09G2360/123 , G09G2360/128 , H04N19/423
Abstract: PURPOSE: An image processing apparatus and a frame managing method for the same are provided to efficiently support an interlace scanning by changing a line distance and accessing to selected frame/field in each macro block. CONSTITUTION: A host interface bus(110) transfers initializing information and image data stream for each functional module from a host system(200). A stream(121) acquires and buffers the image data stream and provides the image data stream to a stream controller(122). The stream controller interprets the image data stream and distributes data.
Abstract translation: 目的：提供一种用于其的图像处理装置和帧管理方法，以通过改变行距离和访问每个宏块中所选择的帧/场来有效地支持隔行扫描。 构成：主机接口总线（110）从主机系统（200）传送每个功能模块的初始化信息和图像数据流。 流（121）获取并缓冲图像数据流，并将图像数据流提供给流控制器（122）。 流控制器解释图像数据流并分发数据。
-
公开(公告)号：KR1020100052773A
公开(公告)日：2010-05-20
申请号：KR1020080111627
申请日：2008-11-11
Applicant: 한국전자통신연구원
IPC: H04N19/433 , H04N19/51
CPC classification number: H04N19/00587 , H04N19/433 , H04N19/51 , H04N19/523
Abstract: PURPOSE: A high speed motion estimating apparatus and a method thereof are provided, which can proceed a high-speed motion estimating by input-output pixel data which is necessary for calculation SAD(Sum Absolute Difference) within multiple input/output bank memory. CONSTITUTION: An integral motion detector(110) predicts an integral motion vector through a pixel date of present area memory(130) and pixel data of search area. If a shareable signal about a search area is received from the integral motion detector, a decimal motion detector(120) reads pixel data of a search area. The decimal motion detector predicts decimal motion vector through pixel data of the search area and predicted integral motion vector.
Abstract translation: 目的：提供一种高速运动估计装置及其方法，其可以通过在多个输入/输出存储体存储器内的计算SAD（绝对差）求和所需的输入输出像素数据进行高速运动估计。 构成：积分运动检测器（110）预测通过当前区域存储器（130）的像素日期和搜索区域的像素数据的积分运动矢量。 如果从积分运动检测器接收到关于搜索区域的共享信号，则小数运动检测器（120）读取搜索区域的像素数据。 十进制运动检测器通过搜索区域的像素数据和预测的积分运动矢量来预测小数运动矢量。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
