-
公开(公告)号：KR1019960019602A
公开(公告)日：1996-06-17
申请号：KR1019940029931
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: 본 발명에 의하면, 서로 상이한 제1의 소정의 온도(T1)와 제2의 소정의 온도(T2) (T1＞T2)에서 절연막을 기판의 표면에 이중으로 차례로 증착시킨 뒤 감광막으로 게이트 부위만을 개방하는 패터닝으로 수행하여 건식식각하게 되면, 상부의 제2절연막이 하부의 제1절연막보다 식각율이 높은 이유로 제1절연막까지 식각하여 게이트 부위의 기판이 노출될 시점에는 제2절연막이 측면으로 과잉식각되어 감광막과 하부의 제1절연막 사이에 공간을 형성하게 된다.
다음에, 감광막을 제거하고 스퍼터링 방식으로 내열성 게이트 금속을 증착한 뒤 제2절연막 상부의 금속으로부터 게이트 부위의 금속을 분리하기 위해 조절된 건식식각을 수행한 후 불산에서 질화막을 녹이는 리프트-오프를 수행하면 제2절연막의 측면 식각 공간과 제1절연막의 게이트 부위에 노출된 기판 표면에 증착된 게이트 금속이 T자 형상으로 잔류하게 된다. 이 T-게이트를 N
+ 이온주입시 마스크로서 사용하여 자기 정렬된 N
+ 층을 형성하면 게이트와 오옴 전극 사이의 간격을 줄일 수 있어 소자의 소오스 저항을 줄이고 고집적화에 기여할 수 있다.-
公开(公告)号：KR1019920003555A
公开(公告)日：1992-02-29
申请号：KR1019900010772
申请日：1990-07-16
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: 내용 없음
-
公开(公告)号：KR100378596B1
公开(公告)日：2003-03-31
申请号：KR1020000046392
申请日：2000-08-10
Applicant: 한국전자통신연구원
IPC: G02F1/00
CPC classification number: G02F1/21 , G02F2001/212
Abstract: PURPOSE: A semiconductor optical modulator is provided to keep an interference optical path regular and to simplify the manufacturing process by forming the vertically layered structure with two optical waveguide arms in a modulator arm area. CONSTITUTION: A semiconductor optical modulator consists of an input optical waveguide area(2), a modulator arm area(3) and an output optical waveguide area(4). The input/output optical waveguide areas receive input/output optical waveguide layers(5,6) used as cores respectively. The areas are divided into upper clad layers and upper clad layers centering on the inserted optical waveguide layers. The input/output optical waveguide layers have thickness getting smaller in the forward direction of light in the input optical waveguide area and getting larger in the forward direction in the output optical waveguide area. In the modulator arm, upper/lower optical waveguide layers(7,9) are layered vertically with a p-type metal contact layer(8) having a low band gap energy in the middle. Thereby, the interference optical path is kept regular.
Abstract translation: 目的：提供半导体光学调制器以保持干涉光路规则并通过在调制器臂区域中形成具有两个光学波导臂的垂直分层结构来简化制造过程。 构成：半导体光调制器由输入光波导区域（2），调制器臂区域（3）和输出光波导区域（4）组成。 输入/输出光波导区域分别接收用作核心的输入/输出光波导层（5,6）。 这些区域被分成以插入的光波导层为中心的上包层和上包层。 输入输出光波导层的厚度在输入光波导区域中的光的正向方向上变小，并且在输出光波导区域中在正向上变大。 在调制器臂中，上部/下部光波导层（7,9）与中间具有低带隙能量的p型金属接触层（8）垂直层叠。 由此，干涉光路保持规则。
-
公开(公告)号：KR100377184B1
公开(公告)日：2003-03-28
申请号：KR1019990030379
申请日：1999-07-26
Applicant: 한국전자통신연구원
IPC: H01S5/30
Abstract: PURPOSE: A gain-coupled type of single mode semiconductor laser is provided to minimize an optic loss and simplify the manufacturing process. CONSTITUTION: In a method of making a semiconductor laser having a diffracting grating, a silicon nitride film or a silicon oxide film is formed as the diffracting grating on the first epitaxial layer. The second epitaxial layer is developed on the whole surface on which the silicon nitride film or the silicon oxide film was formed. In a gain-coupled type of single mode semiconductor laser, an active layer(22) and the first clad layer(23) are applied sequently on the substrate(21). a diffracting grating (24) of a silicon nitride or a silicon oxide is formed on the first clad layer. The second clad layer(25) and a resistive electrode contact layer(26) are applied sequently over the diffracting grating layer.
Abstract translation: 目的：提供增益耦合型单模半导体激光器，以最大限度地减少光损耗并简化制造工艺。 构成：在制造具有衍射光栅的半导体激光器的方法中，在第一外延层上形成氮化硅膜或氧化硅膜作为衍射光栅。 第二外延层在其上形成氮化硅膜或氧化硅膜的整个表面上显影。 在增益耦合型单模半导体激光器中，依次将有源层（22）和第一覆盖层（23）施加在衬底（21）上。 在第一覆盖层上形成氮化硅或氧化硅的衍射光栅（24）。 依次在衍射光栅层上施加第二覆盖层（25）和电阻电极接触层（26）。
-
公开(公告)号：KR1020020049159A
公开(公告)日：2002-06-26
申请号：KR1020000078261
申请日：2000-12-19
Applicant: 한국전자통신연구원
IPC: H01L31/107
CPC classification number: B82Y20/00 , H01L27/15 , H01L31/02165 , H01L31/035236 , H01L31/107
Abstract: PURPOSE: An avalanche light detector is provided to compensate for a low light absorption rate and to decrease a breakdown voltage, by using an avalanche gain structure layer at least two times and by using a low voltage. CONSTITUTION: The avalanche light detector has an emitter light absorption layer structure between a collector layer and an emitter layer which are stacked on a substrate(S). The avalanche gain structure layer composed of a charge layer(103), a charge multiplication layer(104) and an electrode contact layer(105) is formed between the light absorption layer and the collector layer.
Abstract translation: 目的：通过使用雪崩增益结构层至少两次并通过使用低电压，提供雪崩光检测器来补偿低的光吸收率和降低击穿电压。 构成：雪崩光检测器在堆叠在基板（S）上的集电极层和发射极层之间具有发射光吸收层结构。 在光吸收层和集电体层之间形成由电荷层（103），电荷倍增层（104）和电极接触层（105）组成的雪崩增益结构层。
-
Patent Agency Ranking
公开(公告)号：KR100333482B1
公开(公告)日：2002-04-25
申请号：KR1019990039599
申请日：1999-09-15
Applicant: 한국전자통신연구원
IPC: H01L31/10
CPC classification number: B82Y20/00 , G02F1/01708
Abstract: 본발명은소자의정전용량과접촉저항이동시에감소하는초고속반도체광변조기에관한것이다. 이러한초고속반도체광변조기는, 기판위에 n형광도파로층과, 광흡수층, p형광도파로층, p형클래드층, 및 p형옴접촉층이순차적으로적층되는리지(ridge) 구조의전계흡수형광변조기에있어서, 상기광흡수층의폭(W3)은상기옴접촉층의폭(W1)보다작게형성된다. 본발명에의하면, 광변조기의특성저하요소인접촉저항과정전용량을동시에저감시킬수 있기때문에변조특성이우수한수십기가급의초고속광변조가가능해진다.
-
公开(公告)号：KR1020020013986A
公开(公告)日：2002-02-25
申请号：KR1020000046392
申请日：2000-08-10
Applicant: 한국전자통신연구원
IPC: G02F1/00
CPC classification number: G02F1/21 , G02F2001/212
Abstract: PURPOSE: A semiconductor optical modulator is provided to keep an interference optical path regular and to simplify the manufacturing process by forming the vertically layered structure with two optical waveguide arms in a modulator arm area. CONSTITUTION: A semiconductor optical modulator consists of an input optical waveguide area(2), a modulator arm area(3) and an output optical waveguide area(4). The input/output optical waveguide areas receive input/output optical waveguide layers(5,6) used as cores respectively. The areas are divided into upper clad layers and upper clad layers centering on the inserted optical waveguide layers. The input/output optical waveguide layers have thickness getting smaller in the forward direction of light in the input optical waveguide area and getting larger in the forward direction in the output optical waveguide area. In the modulator arm, upper/lower optical waveguide layers(7,9) are layered vertically with a p-type metal contact layer(8) having a low band gap energy in the middle. Thereby, the interference optical path is kept regular.
Abstract translation: 目的：提供半导体光调制器以通过在调制器臂区域中形成具有两个光波导臂的垂直分层结构来保持干涉光路规则并简化制造过程。 构成：半导体光调制器由输入光波导区域（2），调制器臂区域（3）和输出光波导区域（4）组成。 输入/输出光波导区域分别接收用作核心的输入/输出光波导层（5,6）。 这些区域以插入的光波导层为中心分为上覆层和上覆层。 输入/输出光波导层的厚度在输入光波导区域中的光的正向方向上变小，并且在输出光波导区域中在向前方向上变大。 在调制器臂中，上/下光波导层（7,9）在中间具有低带隙能的p型金属接触层（8）垂直分层。 由此，干涉光路保持规则。
-
公开(公告)号：KR100262941B1
公开(公告)日：2000-09-01
申请号：KR1019980020845
申请日：1998-06-05
IPC: H01L21/335
Abstract: 본 발명은 반도체 기술분야에 관한 것으로, 특히 화합물 반도체 소자의 미세 T형 게이트 형성방법에 관한 것이며, 미세한 T형 게이트를 안정적인 구조로 용이하게 형성할 수 있는 화합물 반도체 소자의 미세 T형 게이트 형성방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은 T형 게이트 형성을 위한 희생막(예를 들어, 실리콘 질화막) 증착시 증착 온도를 점진적으로 변화시켜 다층의 박막을 증착하고, 이후 습식식각시 증착 온도에 따른 층간의 식각속도차를 이용하며, 또 전자빔 레지스트 패턴이 높은 온도에서 흘러내리는 플로우(flow) 특성을 이용하여 안정적인 구조를 가지는 계단형 미세 T형 게이트를 형성한다. 즉, 본 발명은 게이트 다리와 머리부위가 만나는 부분을 계단형 구조로 형성하여 게이트 다리와 머리의 끊어짐을 방지하고, 절연막이 게이트 다리를 양쪽에서 지지하고 있기 때문에 미세한 게이트 다리와 면적이 큰 T형 게이트 전극을 들뜸 없이 제작할 수 있다.
-
公开(公告)号：KR100262940B1
公开(公告)日：2000-09-01
申请号：KR1019980019864
申请日：1998-05-29
IPC: H01L21/335
CPC classification number: B82Y10/00 , H01L21/28587 , H01L29/66469 , H01L29/66878
Abstract: PURPOSE: A method for manufacturing a chemical compound semiconductor device by lifting off an insulating layer is provided to form stably a gate electrode by using a high temperature heatproof metal. CONSTITUTION: The first insulating layer pattern having the first opening portion is formed on a semiconductor layer. The second insulating layer pattern having the second opening portion is formed on the first insulating layer pattern. A gate electrode(25A) of a T shape is formed by forming a conductive layer on a whole structure. The second insulating pattern is removed. The first insulating layer pattern is etched and the first insulating layer remains on a sidewall of a pillar(25B) of the conductive layer forming the gate electrode(25A) of the T shape.
Abstract translation: 目的：提供一种通过提升绝缘层来制造化合物半导体器件的方法，以通过使用高温耐热金属稳定地形成栅电极。 构成：具有第一开口部分的第一绝缘层图案形成在半导体层上。 具有第二开口部分的第二绝缘层图案形成在第一绝缘层图案上。 通过在整个结构上形成导电层来形成T形的栅电极（25A）。 去除第二绝缘图案。 蚀刻第一绝缘层图案，并且第一绝缘层保留在形成T形的栅电极（25A）的导电层的柱（25B）的侧壁上。
-
公开(公告)号：KR100249497B1
公开(公告)日：2000-03-15
申请号：KR1019970063184
申请日：1997-11-26
Applicant: 한국전자통신연구원
IPC: H03G3/00
Abstract: 본 발명은 신호의 특성을 최대한 증폭하기 위한 고증폭 이득 저잡음 능동 발룬 회로를 제공하고자 하는 것으로, 이를 위해 본 발명은 하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서, 상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터를 포함하여 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및 상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터를 포함하여 상기 제2출력신호를 출력하는 제2캐스코드 증폭부를 포함하여 이루어진다.
-
-
-
-
-
-
-
-
-
Search Results
167
records
(took 0.024 seconds)
