中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

413 records (took 0.021 seconds)

    COMPARAR Y REEMPLAZAR ENTRADA DE LA TABLA DAT.
    128.
    发明专利
    COMPARAR Y REEMPLAZAR ENTRADA DE LA TABLA DAT. 未知

    公开(公告)号：MX347759B

    公开(公告)日：2017-05-10

    申请号：MX2014015347

    申请日：2012-11-26

    Applicant: IBM

    Inventor： GREINER DAN ,  ROGERS ROBERT

    IPC: G06F12/10 ,  G06F9/30

    Abstract: Se compara un primer y segundo operandos. Si son iguales, el contenido del registro R1+1 se almacena en la ubicación del segundo operando, y la CUP o CPU especificadas en la configuración se despeja de todas las entradas de la tabla TLB del tipo designado, formadas a través del uso de la entrada reemplazando en el almacenamiento, y todas las entradas de la tabla TLB de nivel inferior formadas a través del uso de las entradas de la tabla TLB de nivel superior despejadas. Una estrada de la tabla DAT válida se emplaza con una nueva entrada, y la memoria intermedia de consulta de la traducción (TLB) se purga de cualquier copias de (al menos) la única entrada en todas las CPU en la configuración. Si el primer y segundo operandos son desiguales, el segundo operando se carga en la ubicación del primer operando. El resultado de la comparación se indica por el código de la condición. Se proporciona un método, un sistema y un producto de programa de computadora.

    ">
    129.
    发明专利
    "Compare and Delay"-Befehle 未知

    公开(公告)号：DE112015000203T5

    公开(公告)日：2016-09-01

    申请号：DE112015000203

    申请日：2015-02-23

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SCHMIDT DONALD WILLIAM ,  MITRAN MARCEL ,  GAINEY CHARLES JR

    IPC: G06F9/52 ,  G06F9/30 ,  G06F9/38 ,  G06F9/455

    Abstract: Bereitgestellt wird eine Verzögerungseinrichtung, in der eine Programmausführung verzögert werden kann, bis ein vordefiniertes Ereignis eintritt, z. B. bis ein Vergleich von Arbeitsspeicherpositionen eine wahre Bedingung ergibt, eine Zeitüberschreitung erreicht wird, eine Unterbrechung ausgesetzt wird oder eine andere Bedingung gegeben ist. Die Verzögerungseinrichtung beinhaltet einen oder mehrere „Compare and Delay”-Maschinenbefehle, mit denen eine Ausführung verzögert wird. Der eine oder die mehreren „Compare and Delay”-Befehle können einen 32-Bit-„Compare and Delay”-Befehl (CAD-Befehl) und einen 64-Bit-„Compare and Delay”-Befehl (CADG-Befehl) beinhalten.

    ΔΥΝΑΜΙΚΗ ΜΕΤΑΦΡΑΣΗ ΔΙΕΥΘΥΝΣΕΩΝ ΜΕ ΠΡΟΣΤΑΣΙΑ ΑΠΟ ΜΕΤΑΚΛΗΣΗ
    130.
    发明专利
    ΔΥΝΑΜΙΚΗ ΜΕΤΑΦΡΑΣΗ ΔΙΕΥΘΥΝΣΕΩΝ ΜΕ ΠΡΟΣΤΑΣΙΑ ΑΠΟ ΜΕΤΑΚΛΗΣΗ 未知

    公开(公告)号：CY1114228T1

    公开(公告)日：2016-08-31

    申请号：CY131100390

    申请日：2013-05-16

    Applicant: IBM

    Inventor： GREINER DAN ,  GAINEY CHARLES JR ,  HELLER LISA ,  OSISEK DAMIAN ,  PFEFFER ERWIN ,  SLEGEL TIMOTHY ,  WEBB CHARLES

    IPC: G06F12/14 ,  G06F12/10

    Abstract: Παρέχεταιμέσοβελτιωμένηςδυναμικήςμετάφρασηςδιευθύνσεων. Σεμιαυλοποίηση, αρχικάλαμβάνεταιμιαιδεατήδιεύθυνσηπουπρόκειταιναμεταφραστείκαιμιααρχικήδιεύθυνσηπροέλευσηςενόςπίνακαμετάφρασηςτηςιεραρχίαςτωνπινάκωνμετάφρασης. Βάσειτηςλαμβανόμενηςαρχικήςπροέλευσηςλαμβάνεταιμιακαταχώρησηπίνακατμημάτων. Ηκαταχώρησηπίνακατμημάτωνδιαμορφώνεταιώστεναπεριέχειπεδίοελέγχουμορφοτύπουκαιπεδίοεγκυρότηταςπρόσβασης. Εάνταπεδίαελέγχουμορφοτύπουκαιεγκυρότηταςπρόσβασηςείναιενεργοποιημένα, ηκαταχώρησηπίνακατμημάτωνπεριέχειεπίσηςπεδίοελέγχουπρόσβασης, πεδίοπροστασίαςαπόμετάκλησηκαιαπόλυτηδιεύθυνσηπλαισίουτμήματος. ΟιλειτουργίεςαποθήκευσηςεπιτρέπονταιμόνοεάντοπεδίοελέγχουπρόσβασηςταυτίζεταιμεκλειδίπρόσβασηςπρογράμματοςπουπαρέχεταιαπόΛέξηΚατάστασηςΠρογράμματοςή απότελεστήεντολήςπρογράμματοςπουεκτελείται. Οιλειτουργίεςμετάκλησηςεπιτρέπονταιεάντοκλειδίπρόσβασηςπρογράμματοςπουσυσχετίζεταιμετηνιδεατήδιεύθυνσηείναιίσομετοπεδίοελέγχουπρόσβασηςτμήματος.

Patent Agency Ranking