-
公开(公告)号：KR101554159B1
公开(公告)日：2015-09-21
申请号：KR1020080098694
申请日：2008-10-08
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1008
Abstract: 데이터저장장치및 이를포함하는데이터저장시스템이개시된다. 본발명의실시예에따른데이터저장장치는, 입력되는데이터를선택적으로랜덤화하여소정의저장수단에기입함으로써랜더마이저및 저장장치의효율성을최대화할수 있다. 또한, 본발명의실시예에따른데이터저장장치는, 기설정된단위별로랜더마이저의씨드를각각상이하게적용함으로써데이터의랜덤성을더욱증가시킬수 있다.
-
132.发明授权
公开(公告)号：KR101516577B1
公开(公告)日：2015-05-06
申请号：KR1020080111056
申请日：2008-11-10
Applicant: 삼성전자주식회사
Abstract: 비휘발성 반도체 메모리 장치 및 그의 리드 전압 추정 방법이 개시된다. 본 발명의 방법은 초기 리드 전압을 예비 리드 전압으로 결정하는 결정단계; 상기 예비 리드 전압에서 메모리 셀들의 데이터를 읽는 리딩(reading) 단계; 프로그램 데이터로부터 도출되어 기 저장된 기준 데이터를 로딩(loading)하는 단계; 리드 전압 추정을 위해 상기 기준 데이터와 비교되어질 비교 데이터를 상기 읽혀진 데이터로부터 도출하는 단계; 상기 비교 데이터와 기준 데이터를 비교하는 비교단계; 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내일 경우 상기 예비 리드 전압을 최적의 리드 전압으로 추정하는 추정단계; 및 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 예비 리드 전압을 변경한 후 상기 리딩(reading) 단계와 그 이후의 단계를 순차적으로 반복하는 변경 및 반복 단계를 포함하여, 메모리 셀들의 문턱 전압이 강하 또는 상승된 경우 최적의 리드 전압을 빠르게 추정할 수 있다. 따라서 리드 전압의 변경으로 인해 발생하는 데이터 오류를 줄일 수 있다.
비휘발성 반도체 메모리, 리드 전압, 리드 레벨, 데이터 오류Abstract translation: 公开了一种非易失性半导体存储器件及其引线电压估计方法。 该方法包括：确定步骤，将初始引线电压确定为初步引线电压; 在初步读取电压下读取存储器单元的数据; 加载先前存储的从程序数据导出的参考数据; 从读取的数据比较数据中导出与引线电压估计的参考数据进行比较; 比较步骤，比较比较数据和参考数据; 估计步骤，当所述比较数据与所述参考数据之间的差处于误差容限范围内时，将所述初步读取电压估计为最佳读取电压; 并且，当比较数据和参考数据之间的差异在误差容限范围之外时，在初步读取电压改变之后改变并重复读取步骤和随后的步骤， 当晶体管的阈值电压降低或升高时，可以快速估计最佳读取电压。 因此，可以减小由读电压的改变引起的数据错误。
-
公开(公告)号：KR101497073B1
公开(公告)日：2015-03-02
申请号：KR1020080019381
申请日：2008-02-29
Applicant: 삼성전자주식회사
CPC classification number: G11C11/56 , G06F11/1012 , G11C29/00
Abstract: 본 발명은 데이터를 저장하는 메모리 장치에 관한 것으로, 더욱 상세하게는 메모리 셀에 저장되는 데이터의 길이를 결정하고, 결정된 길이에 기반하여 메모리에 데이터를 저장하는 장치에 관한 것이다.
본 발명은 메모리 셀에 저장될 데이터의 비트 수 및 데이터 검출 정보의 비트 수를 결정하는 비트 결정부, 상기 결정된 데이터의 비트 수에 상응하는 데이터를 수신하는 데이터 수신부, 상기 수신한 데이터에 대한 오류 정정 부호화를 수행하여 상기 데이터 검출 정보의 비트 수에 상응하는 데이터 검출 정보를 생성하는 오류 정정 부호화부 및 상기 수신된 데이터 및 상기 생성된 데이터 검출 정보를 메모리 셀에 저장하는 데이터 저장부를 포함하는 것을 특징으로 하는 메모리 데이터 저장 장치를 제공한다.
본 발명에 따르면 메모리 셀에 저장될 데이터의 임계 오류율에 기반하여 메모리 데이터와 동일한 메모리 셀에 저장될 데이터 검출 정보의 비트 수를 결정할 수 있다
메모리 셀, 오류 정정 부호, 데이터 검출 정보-
公开(公告)号：KR101480383B1
公开(公告)日：2015-01-09
申请号：KR1020070074613
申请日：2007-07-25
Applicant: 삼성전자주식회사
CPC classification number: H03M13/235 , H03M13/6561
Abstract: 코드 인코딩/디코딩 장치 및 방법이 제공된다. 본 발명의 코드 인코딩 장치는 병렬적으로 p 비트의 입력 정보를 입력받아 클럭 주기에 따른 지연 정보를 생성하는 지연부 및 상기 입력 정보 또는 상기 지연 정보 중 적어도 하나에 기초하여 병렬적으로 nㆍp 비트의 코드를 생성하는 코드 생성부를 포함하며, 상기 n은 유리수이고, 이를 통해 간단한 회로 구성을 통해서도 코드 인코딩/디코딩 과정에 소요되는 시간을 단축할 수 있다.
convolutional code, concatenated code, 코드 인코딩, 코드 디코딩-
公开(公告)号：KR101414494B1
公开(公告)日：2014-07-04
申请号：KR1020080024414
申请日：2008-03-17
Applicant: 삼성전자주식회사
IPC: G11C16/34
CPC classification number: G11C16/26 , G06F11/1072 , G11C11/5628 , G11C11/5642 , G11C29/00 , G11C2029/0411 , G11C2211/5621
Abstract: 메모리 장치 및 메모리 데이터 읽기 방법이 제공된다. 본 발명의 메모리 장치는 멀티 비트 셀 어레이, 복수의 문턱 전압 구간들 중에서 상기 멀티 비트 셀 어레이의 멀티 비트 셀들의 문턱 전압들을 포함하는 제1 문턱 전압 구간들을 검출하는 문턱 전압 검출부, 상기 검출된 제1 문턱 전압 구간들로부터 제1 비트 계층의 데이터를 판정하는 판정부 및 상기 제1 비트 계층의 데이터의 오류 비트를 검출하는 오류 검출부를 포함하며, 상기 판정부는 상기 검출된 오류 비트에 대응하는 멀티 비트 셀의 문턱 전압에 가장 가깝고 상기 검출된 오류 비트와 다른 상기 제1 비트 계층의 값을 가지는 제2 문턱 전압 구간을 이용하여 제2 비트 계층의 데이터를 판정할 수 있고, 이를 통해 멀티 비트 셀에 저장된 데이터를 읽을 때 소요되는 시간을 줄일 수 있다.
멀티 비트 셀, 멀티 레벨 셀, 문턱 전압, 오류 제어 코드, ECC-
Patent Agency Ranking
公开(公告)号：KR101413137B1
公开(公告)日：2014-07-01
申请号：KR1020080065068
申请日：2008-07-04
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C29/00 , G11C2211/5621
Abstract: 메모리 장치 및 메모리 프로그래밍 방법이 제공된다. 본 발명의 메모리 장치는 복수의 멀티 레벨 셀을 포함하는 멀티 레벨 셀 어레이, 상기 복수의 멀티 레벨 셀에 제1 데이터 페이지를 프로그램하고, 상기 제1 데이터 페이지가 프로그램된 멀티 레벨 셀에 제2 데이터 페이지를 프로그램하는 프로그래밍부, 읽기 전압 레벨에 기초하여 상기 제1 데이터 페이지에 대응하는 읽기 에러 정보를 분석하고, 상기 분석된 읽기 에러 정보에 기반하여 읽기 에러의 정정 여부를 판단하는 에러 분석부, 및 상기 읽기 에러의 정정 여부에 대한 판단 결과에 대응하여 상기 제1 데이터 페이지에 대한 상기 읽기 전압 레벨을 조절하는 제어부를 포함하며, 이를 통해 데이터 페이지의 읽기(판독)/프로그램 시에 포함된 에러의 발생 가능성을 줄일 수 있다.
멀티 레벨 셀, 읽기 전압 레벨, 프로그래밍, 데이터 페이지, 에러 정정-
公开(公告)号：KR101378349B1
公开(公告)日：2014-03-28
申请号：KR1020080009753
申请日：2008-01-30
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5642 , G11C16/3418 , G11C29/00
Abstract: 메모리 장치 및 메모리 데이터 읽기 방법이 제공된다. 본 발명의 메모리 장치는 멀티 비트 셀 어레이, 상기 멀티 비트 셀 어레이 내의 메모리 페이지에 N개의 데이터 페이지들을 저장하는 프로그래밍부, 및 상기 N개의 데이터 페이지들을 제1 그룹 및 제2 그룹으로 분할하고, 상기 제1 그룹의 데이터를 상기 메모리 페이지로부터 읽은 후 상기 읽은 제1 그룹의 데이터에 기초하여 상기 제2 그룹의 데이터를 상기 메모리 페이지로부터 읽는 기법을 결정하는 제어부를 포함하며, 이를 통해 데이터 페이지들의 read error를 줄일 수 있다.
멀티 비트 셀, 멀티 레벨 셀, 데이터 읽기-
公开(公告)号：KR1020130049543A
公开(公告)日：2013-05-14
申请号：KR1020110114634
申请日：2011-11-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1048 , G11C16/00 , G11C29/021 , G11C29/028
Abstract: PURPOSE: A memory system including a nonvolatile memory device and a controlling method thereof are provided to improve reliability by controlling the levels of read voltages according to data written in memory cells. CONSTITUTION: Data is programmed in a user data region of a nonvolatile memory device and state information about logic states of the data is programmed in a meta region of the nonvolatile memory device(S10). The levels of a plurality of read voltages are controlled by using the state information and the data is read from the user data region by using the read voltages with the controlled levels(S20).
Abstract translation: 目的：提供包括非易失性存储器件及其控制方法的存储器系统，以通过根据写入存储器单元中的数据控制读取电压的电平来提高可靠性。 构成：将数据编程在非易失性存储器件的用户数据区域中，并且关于数据的逻辑状态的状态信息被编程在非易失性存储器件的元区中（S10）。 通过使用状态信息来控制多个读取电压的电平，并且通过使用具有受控电平的读取电压从用户数据区读取数据（S20）。
-
公开(公告)号：KR1020130041603A
公开(公告)日：2013-04-25
申请号：KR1020110105971
申请日：2011-10-17
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G11C11/5628 , G11C16/3418
Abstract: PURPOSE: A method for storing data in a nonvolatile memory device is provided to reduce an error correction code overhead by reducing a bit error rate which gradually increases to an upper page. CONSTITUTION: A plurality of n-bit multilevel cells are provided(S100). Each n-bit multilevel cell is programmed to n-bit data according to a preset bit ordering(S110). The bit ordering allocates 0 to the erase states of the n-bit multilevel cells. The bit ordering equalizes each bit read number of first to n-th pages including the least significant bit and the most significant bit of the n-bit data when the n-bit data stored in the n-bit multilevel cells is read. [Reference numerals] (AA) Start; (BB) End; (S100) Providing a plurality of n-bit multilevel cells; (S110) Programming each n-bit multilevel cell to n-bit data according to a preset bit ordering which allocates at least one bit "0" to the erase states of the n-bit multilevel cells;
Abstract translation: 目的：提供一种在非易失性存储器件中存储数据的方法，通过减少逐渐增加到上一页的误码率来减少纠错码开销。 构成：提供多个n位多电平单元（S100）。 每个n位多电平单元根据预置位顺序被编程为n位数据（S110）。 位排序将0分配给n位多级单元的擦除状态。 当读取存储在n位多电平单元中的n位数据时，位排序使包括第n位数据的最低有效位和最高有效位的第一至第n页的每个位读取数量相等。 （附图标记）（AA）开始; （BB）结束; （S100）提供多个n位多电平单元; （S110）根据预定位排序将每个n位多电平单元编程为n位数据，该预定位排序向n位多电平单元的擦除状态分配至少一个位“0”
-
公开(公告)号：KR200466112Y1
公开(公告)日：2013-04-03
申请号：KR2020080002516
申请日：2008-02-26
Applicant: 삼성전자주식회사
Abstract: 본 고안은 공기조화기에 관한 것으로, 본 발명의 목적은 사용자의 수면 만족도가 향상되도록 취침운전 시작 시와 취침운전 종료시 각각에 적합한 수면유도음 또는 기상유도음이 발생되는 공기조화기를 제공함에 있다.
이를 위해 본 고안에 따른 공기조화기는 기상유도음을 발생하는 기상유도음발생부; 취침운전종료 시 상기 기상유도음 발생부에서 상기 기상유도음이 발생되도록 하는 제어부를 포함한다.
공기조화기, 뇌파, 수면유도음, 기상유도음
-
-
-
-
-
-
-
-
-
Search Results
209
records
(took 0.04 seconds)
