公开(公告)号：KR1020070023452A

公开(公告)日：2007-02-28

申请号：KR1020050078038

申请日：2005-08-24

Applicant: 삼성전자주식회사

Inventor： 이정현

IPC: H01L27/115

CPC classification number: H01L45/145 ,  H01L27/24 ,  H01L45/04

Abstract: 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그 제조 및 동작 방법에 관해 개시되어 있다. 본 발명은 기판에 형성된 스위칭 소자와, 상기 스위칭 소자에 연결된 스토리지 노드를 포함하는 불휘발성 메모리 소자에 있어서, 상기 스토리지 노드는 상기 스위칭 소자에 연결되어 있고 이온 소오스로 사용되는 하부전극과, 상기 하부전극의 상에 형성되어 있되, 일부는 상기 하부전극과 이격된 데이터 저장층과, 상기 데이터 저장층의 상기 하부전극으로부터 이격된 부분에 측면이 연결되어 있고 상기 하부전극과 이격되어 있는 측면전극과, 상기 데이터 저장층 상에 형성된 상부전극을 포함하거나, 상기 스위칭 소자에 연결되고 이온 소오스로 사용되는 하부전극과, 상기 하부전극 상에 형성된 데이터 저장층과, 상기 데이터 저장층 상에 형성된 상부전극 및 상기 데이터 저장층에 그 측면이 연결되어 있되, 상기 상부전극 및 하부전극과 이격될 뿐만 아니라 서로 이격된 제1 및 제2 측면전극을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치와 그 제조 및 동작 방법을 제공한다.

公开(公告)号：KR100682926B1

公开(公告)日：2007-02-15

申请号：KR1020050008752

申请日：2005-01-31

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  최성규 ,  김규식

IPC: H01L27/115

CPC classification number: H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1683

Abstract: A nonvolatile memory device using a resistance material and a method of fabricating the same are provided. The nonvolatile memory device includes a switching element, and a data storage part electrically connected to the switching element. In the data storage part, a lower electrode is connected to the switching element, and an insulating layer is formed on the lower electrode to a predetermined thickness. The insulating layer has a contact hole exposing the lower electrode. A data storage layer is filled in the contact hole and the data storage layer is formed of transition metal oxide. An upper electrode is formed on the insulating layer and the data storage layer.

公开(公告)号：KR1020070005040A

公开(公告)日：2007-01-10

申请号：KR1020050059958

申请日：2005-07-05

Applicant: 삼성전자주식회사

Inventor： 임한진 ,  이정현 ,  조규호 ,  이진일 ,  박성호

IPC: H01L27/115

CPC classification number: H01L45/04 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1616 ,  H01L45/1675

Abstract: An NVM(non-volatile memory) device having a unit cell structure is provided to embody an RRAM(resistance random access memory) device with excellent capabilities and stable repeatability by including a variable resistor of a sandwich structure such that the variable resistor is included in a unit cell structure of an RRAM device. A variable resistor(63) of a sandwich structure is formed on a first electrode(61), including a first insulation material(63a) with a first breakdown voltage, a second insulation material(63b) having a second breakdown voltage which is low as compared with the first breakdown voltage, and a third insulation material(63c) which is substantially the same as the first insulation material. Each one of the first electrode and a second electrode(65) includes metal nitride, noble metal or their composition.

Abstract translation: 提供具有单元结构的NVM（非易失性存储器）器件，通过包括夹层结构的可变电阻器来实现具有优异性能和稳定重复性的RRAM（电阻随机存取存储器）装置，使得可变电阻器包括在 RRAM设备的单元单元结构。 夹层结构的可变电阻器（63）形成在第一电极（61）上，第一电极（61）包括具有第一击穿电压的第一绝缘材料（63a），具有第二绝缘材料（63b）的第二绝缘材料 与第一击穿电压相比，以及与第一绝缘材料基本相同的第三绝缘材料（63c）。 第一电极和第二电极（65）中的每一个包括金属氮化物，贵金属或其组成。

公开(公告)号：KR100647314B1

公开(公告)日：2006-11-23

申请号：KR1020050008749

申请日：2005-01-31

Applicant: 삼성전자주식회사

Inventor： 최상준 ,  이정현 ,  이석원 ,  이문구

IPC: H01L21/027 ,  B82Y40/00

CPC classification number: B82Y10/00 ,  B82Y40/00 ,  G03F7/0002 ,  G03F9/00

Abstract: 나노 임프린트 리소그래피용 정렬시스템 및 이를 채용한 임프린트 리소그래피 방법가 개시된다. 개시된 나노 임프린트 리소그래피용 정렬시스템은 몰드에 마련되어 전자들을 방출하는 복수의 전자 방출 소자와, 전자 방출 소자들에 대응하도록 마련되어 전자 방출 소자들로부터 방출된 전자들이 도달하는 전극을 구비하여, 전극에 흐르는 전류가 최대치가 될 수 있도록 몰드와 기판을 조정하여 서로 정렬시킨다.

公开(公告)号：KR100634541B1

公开(公告)日：2006-10-13

申请号：KR1020050030744

申请日：2005-04-13

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  최성규

IPC: H01L21/324

Abstract: A method for manufacturing poly crystalline silicon is provided to improve uniformity by simultaneously performing an amorphous silicon deposition and an annealing process for amorphous silicon. A dielectric(11) is formed on a glass or plastic substrate(10). An amorphous silicon(12) is deposited on the dielectric by an ion beam sputtering. A thickness of the deposited amorphous silicon has 10 nm, preferably, 5nm below. An electron beam is irradiated on the amorphous silicon to transform it to poly crystalline silicon. In order to promote mobility of Si, an acceleration potential of the electron beam is limited to 100 V below. Amorphous silicon(13) having a predetermined thickness is deposited on the poly crystalline silicon by a beam sputtering.

Abstract translation: 提供一种用于制造多晶硅的方法，以通过同时执行用于非晶硅的非晶硅沉积和退火工艺来提高均匀性。 电介质（11）形成在玻璃或塑料衬底（10）上。 通过离子束溅射将非晶硅（12）沉积在电介质上。 沉积的非晶硅的厚度具有10nm，优选地低于5nm。 电子束照射在非晶硅上以将其转化为多晶硅。 为了促进Si的迁移率，电子束的加速电势被限制在100V以下。 通过电子束溅射在多晶硅上沉积具有预定厚度的非晶硅（13）。

公开(公告)号：KR100601959B1

公开(公告)日：2006-07-14

申请号：KR1020040059399

申请日：2004-07-28

Applicant: 삼성전자주식회사

Inventor： 신상민 ,  김석필 ,  박영수 ,  이정현 ,  구준모

IPC: H01L27/105

CPC classification number: H01L27/11502 ,  H01L28/55 ,  H01L28/65 ,  Y10T29/417

Abstract: 본 발명은 Ir-Ru 합금 전극 및 이를 하부 전극으로 사용한 강유전체 캐패시터에 관한 것이다. 하부 전극, 상기 하부 전극 상에 형성된 강유전체층 및 상기 강유전체층 상에 형성된 상부 전극을 포함하는 강유전체 캐패시터에 있어서, 상기 하부 전극은, 상온에서 Ir 및 Ru가 다상인 형태이며, 바람직하게는 Ir : Ru 조성비(at% 비)가 70:30 내지 30:70의 사이 범위인 Ir-Ru 다상 합금을 포함하는 강유전체 캐패시터를 제공하여, 강유전체층의 표면 거칠기를 감소시키고, 캐패시터의 피로 특성, 누설 전류 특성을 향상시킬 수 있다.

公开(公告)号：KR100590592B1

公开(公告)日：2006-06-19

申请号：KR1020040065877

申请日：2004-08-20

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  박성호 ,  서범석

IPC: H01L27/105

CPC classification number: H01L28/65 ,  H01L28/40

Abstract: 본 발명은 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및 그 제조 방법에 관한 것이다. 하부 전극; 상기 하부 전극 상에 형성된 유전체층; 및 상기 유전체층 상에 형성된 상부 전극;을 포함하는 캐패시터에 있어서, 상기 유전체층은 전이 금속 및 란탄 계열 물질의 복합 산화물을 포함하는 캐패시터를 제공함으로써, 전이 금속 산화물을 포함하는 캐패시터의 누설 전류를 크게 감소시킬 수 있는 장점이 있다

公开(公告)号：KR1020060017699A

公开(公告)日：2006-02-27

申请号：KR1020040066164

申请日：2004-08-21

Applicant: 삼성전자주식회사

Inventor： 이정현 ,  박영수

IPC: H01L27/105

CPC classification number: H01L45/122 ,  B82Y10/00 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: A resistive multilayer device (201) employs a first layer (202) comprising a first material that is electrically conducting, a second layer (204) disposed on the first layer, wherein the second layer (204) comprises a second material having a state that is switchable between an antiferromagnetic state and a paramagnetic state by passing current through the second material, a third layer (208) disposed on the second layer (204), and a fourth layer (206) is disposed between the first and third layers, wherein the fourth layer comprising a dielectric material wherein the third layer comprises a third material that is electrically conducting. The second layer has a resistance in the antiferromagnetic state that is different from its resistance in the paramagnetic state, and the state of the second material is retained in an absence of applied power. The resistive multilayer device can be formed as part of a memory cell of a non-volatile memory, wherein information is stored in the memory cell based upon the state of the second material.

公开(公告)号：KR100519800B1

公开(公告)日：2005-10-10

申请号：KR1020040002453

申请日：2004-01-13

Applicant: 삼성전자주식회사

Inventor： 김종표 ,  이정현 ,  서범석 ,  이정형

IPC: H01L21/31

CPC classification number: H01L21/0228 ,  C23C16/40 ,  H01L21/02175 ,  H01L21/02192 ,  H01L21/022 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31604 ,  H01L29/517

Abstract: 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과 트랜지스터 및 캐패시터의 제조방법을 제공한다. 이 방법은 먼저, 챔버 내로 반도체기판을 도입한다. 상기 챔버 내로 란타늄 전구체로써 트리스 비스 트리메틸실릴 아미노란타늄을 주입하여 상기 반도체기판 상에 상기 란타늄 전구체를 화학흡착시킨다. 이어서, 상기 챔버를 1차 퍼지시킨 후 상기 챔버 내로 적어도 하나의 산화제를 순차적으로 주입하여 상기 반도체기판 상에 화학흡착된 상기 란타늄 전구체와 화학흡착시킨다. 다음으로, 상기 챔버를 2차 퍼지시킨다. 더 나아가 상기 챔버 내로 란타늄 전구체를 주입하고, 상기 챔버를 1차 퍼지시키고, 상기 챔버 내로 산화제를 주입하고, 상기 챔버를 2차 퍼지시키는 과정들이 순차적으로 반복 될 수 있다.

公开(公告)号：KR100512965B1

公开(公告)日：2005-09-07

申请号：KR1020030016025

申请日：2003-03-14

Applicant: 삼성전자주식회사

Inventor： 이재욱 ,  이정현

IPC: H03L7/091

CPC classification number: H03L7/091 ,  H03M13/00

Abstract: 입력신호의 히스토그램 정보에 기초한 주파수 오차 검출장치 및 검출방법이 개시된다. 전자장치에 입력된 아날로그 입력신호를 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환하는 A/D 변환부, 변환된 디지털 값의 부호 변화를 검출하여 영점교차점을 검출하는 영점교차점 검출부, 주기신호에 해당되는 디지털 값의 개수인 주기정보를 검출하는 주기정보 검출부, 검출된 주기정보에 기초하여 주기정보별 검출빈도를 계수하여 오차검출대상 히스토그램 정보를 산출하는 히스토그램 정보산출부, 및 검출된 오차검출대상 히스토그램 정보 및 기준 히스토그램 정보의 차이값을 검출하고, 검출된 차이값에 기초하여 주파수 오차값을 연산하는 주파수 오차연산부를 포함한다. 본 발명에 따르면 주파수 오차 검출에 필요한 시간을 단축하고 검출되는 주파수 오차값의 정확도를 높일 수 있다.