公开(公告)号：KR1020110043867A

公开(公告)日：2011-04-28

申请号：KR1020090100581

申请日：2009-10-22

Applicant: 삼성전자주식회사

Inventor： 최상준 ,  구준모 ,  문창록 ,  박윤동 ,  배대록 ,  안정착 ,  홍성권 ,  김석필 ,  오훈상

IPC: H01L27/146

CPC classification number: H01L27/14641 ,  H01L21/76898 ,  H01L23/481 ,  H01L27/14612 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14687 ,  H01L2224/9212 ,  H01L2224/80896 ,  H01L2224/8203 ,  H01L2224/821 ,  H01L2224/80001 ,  H01L2224/82

Abstract: PURPOSE: An image sensor and a manufacturing method thereof are provided to obtain high performance and reduce the height of a structure by using a copper wire with low resistance. CONSTITUTION: A driving device is arranged on a first substrate. A first silicon oxide layer is formed on the first substrate and covers the driving device. A photoelectric conversion device is arranged on a second substrate(200a). A second silicon oxide layer covers the photoelectric conversion device and the surface of the second silicon oxide layer is bonded with the upper side of the first silicon oxide layer. A connection unit passes through the second substrate, the second silicon oxide layer, and the silicon oxide layer. An anti-reflection layer(238) is formed on the second surface of the second substrate.

Abstract translation: 目的：提供一种图像传感器及其制造方法，以通过使用具有低电阻的铜线来获得高性能并降低结构的高度。 构成：驱动装置布置在第一基板上。 第一氧化硅层形成在第一基板上并覆盖驱动装置。 光电转换装置设置在第二基板（200a）上。 第二氧化硅层覆盖光电转换元件，第二氧化硅层的表面与第一氧化硅层的上侧接合。 连接单元通过第二基板，第二氧化硅层和氧化硅层。 在第二基板的第二表面上形成防反射层（238）。

公开(公告)号：KR1020090048877A

公开(公告)日：2009-05-15

申请号：KR1020070114958

申请日：2007-11-12

Applicant: 삼성전자주식회사

Inventor： 김원주 ,  박윤동 ,  구준모 ,  김석필 ,  윤태응 ,  이태희

IPC: G11C16/00

CPC classification number: G11C16/10 ,  G11C2213/71

Abstract: 고집적화된 3차원 적층 구조의 비휘발성 메모리 소자 및 그 신뢰성 있는 동작 방법이 제공된다. 비휘발성 메모리 소자는 적층된 복수의 반도체층들을 포함한다. 복수의 낸드 스트링들은 상기 복수의 반도체층들 상에 각각 형성되고, 낸드-구조로 배치된 복수의 메모리셀들 및 하나 이상의 스트링 선택 트랜지스터를 각각 포함한다. 공통 비트 라인은 상기 복수의 메모리셀들 일측의 상기 복수의 낸드 스트링들에 공유로 연결된다. 공통 소오스 라인은 상기 복수의 메모리셀들 타측의 상기 복수의 낸드 스트링들에 공유로 연결된다. 복수의 스트링 선택 라인은 상기 공통 비트 라인으로 인가된 신호가 상기 복수의 낸드 스트링들에 선택적으로 인가되도록 상기 복수의 낸드 스트링들 각각의 상기 하나 이상의 스트링 선택 트랜지스터에 각각 결합된다.

公开(公告)号：KR1020090037690A

公开(公告)日：2009-04-16

申请号：KR1020070103164

申请日：2007-10-12

Applicant: 삼성전자주식회사

Inventor： 김석필 ,  박윤동 ,  김덕기 ,  김원주 ,  진영구 ,  이승훈

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  G11C16/0483 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/1203 ,  H01L29/42328 ,  H01L29/42336 ,  H01L29/42344 ,  H01L29/42352 ,  H01L29/66825 ,  H01L29/66833 ,  H01L21/31051

Abstract: A non-volatile memory device, a method of operating the same and method of fabricating the same is provided to obtain high operation speed by using a recess structure and a trench. A semiconductor layer(105) comprises a first area(102) and a second area(104), a plurality of control gate electrodes(150) is arranged inside the semiconductor substrate. A plurality of charge storage layers(130) is interposed between the control gate electrodes and the semiconductor layer. The charge storage layers are used as a charge storage medium for data program, and a plurality of tunneling insulation layers(120) is interposed between the semiconductor layer and the charge storage layers. A tunneling insulation layers are used as a tunneling route of an electric charge, and a blocking insulating layer(140) is interposed between the charge storage layers and the control gate electrodes. A first auxiliary electrode(170a) and a second auxiliary electrode(170b) are arranged to be opposite to each other.

Abstract translation: 提供非易失性存储器件，其操作方法和制造方法，以通过使用凹陷结构和沟槽来获得高操作速度。 半导体层（105）包括第一区域（102）和第二区域（104），多个控制栅电极（150）布置在半导体衬底的内部。 多个电荷存储层（130）插入在控制栅电极和半导体层之间。 电荷存储层用作数据程序的电荷存储介质，并且在半导体层和电荷存储层之间插入多个隧穿绝缘层（120）。 使用隧道绝缘层作为电荷的隧道路径，并且在电荷存储层和控制栅极之间插入阻挡绝缘层（140）。 第一辅助电极（170a）和第二辅助电极（170b）被布置成彼此相对。

公开(公告)号：KR1020080069866A

公开(公告)日：2008-07-29

申请号：KR1020070007642

申请日：2007-01-24

Applicant: 삼성전자주식회사

Inventor： 김원주 ,  박윤동 ,  구준모 ,  김석필 ,  이태희

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11206

Abstract: A nonvolatile memory device and methods for operating and fabricating the same are provided to deposit oxide based compound semiconductor layers so as to increase an integration degree of the device with a multiple structure and to divide/operate blocks simultaneously. A nonvolatile memory device(100) comprises at least one oxide based compound semiconductor layer(110), a plurality of assistant gate electrodes(130), a plurality of control gate electrodes(155), and a plurality of charge storage layers(145). The assistant gate electrodes are insulated from the oxide based compound semiconductor layer. The control gate electrodes are insulated from the oxide based compound semiconductor layer. The charge storage layers are placed between the oxide based compound semiconductor layers and the control gate electrodes respectively. A device isolation layer(120) is placed between the oxide based compound semiconductor layers. A substrate electrode(105) is contacted with lower parts of the oxide based compound semiconductor layers.

Abstract translation: 提供非易失性存储器件及其操作和制造方法以沉积氧化物基化合物半导体层，以增加具有多重结构的器件的集成度并同时分割/操作块。 非易失性存储器件（100）包括至少一个基于氧化物的化合物半导体层（110），多个辅助栅电极（130），多个控制栅电极（155）和多个电荷存储层（145） 。 辅助栅电极与氧化物基化合物半导体层绝缘。 控制栅电极与氧化物基化合物半导体层绝缘。 电荷存储层分别置于氧化物基化合物半导体层和控制栅电极之间。 在氧化物基化合物半导体层之间放置器件隔离层（120）。 基板电极（105）与氧化物基化合物半导体层的下部接触。

公开(公告)号：KR1020080058896A

公开(公告)日：2008-06-26

申请号：KR1020060133093

申请日：2006-12-22

Applicant: 삼성전자주식회사

Inventor： 현재웅 ,  박규찬 ,  박윤동 ,  김원주 ,  진영구 ,  김석필 ,  조경래 ,  이정훈 ,  송승환

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C16/0483 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11568 ,  H01L27/1203 ,  H01L21/28273

Abstract: A non-volatile memory and an operating method thereof are provided to increase a degree of integration by arranging upper and lower control gate electrodes across each other on both sides of a semiconductor layer. A plurality of upper control gate electrodes(130a) are arranged above a semiconductor layer(110). A plurality of lower control gate electrodes(130b) are arranged below the semiconductor layer. The lower control gate electrodes are arranged across the upper control gate electrodes. A plurality of upper charge storage layers(120a) are inserted between the semiconductor layer and the upper control gate electrodes. A plurality of lower charge storage layers(120b) are inserted between the semiconductor layer and the lower control gate electrodes. A string erasion electrode(135) is connected electrically to the semiconductor layer.

Abstract translation: 提供了非易失性存储器及其操作方法，以通过在半导体层的两侧上布置上下控制栅电极来增加集成度。 多个上控制栅电极（130a）布置在半导体层（110）的上方。 多个下控制栅电极（130b）布置在半导体层的下方。 下控制栅电极跨越上控制栅极电极。 多个上电荷存储层（120a）插入在半导体层和上控制栅电极之间。 多个下电荷存储层（120b）插入在半导体层和下控制栅电极之间。 串焊电极（135）与半导体层电连接。

公开(公告)号：KR100773564B1

公开(公告)日：2007-11-07

申请号：KR1020060113041

申请日：2006-11-15

Applicant: 삼성전자주식회사

Inventor： 구준모 ,  박윤동 ,  김원주 ,  김석필 ,  현재웅 ,  이정훈

IPC: H01L21/8247 ,  H01L27/115

Abstract: 읽기 동작의 장애를 줄이고, 단채널 효과를 개선시킬 수 있는 비휘발성 메모리 소자 및 그 제조 방법이 제공된다. 비휘발성 메모리 소자는 몸체 및 한 쌍의 핀들을 포함하는 반도체 기판을 포함한다. 브릿지 절연막은 한 쌍의 핀들 사이에 보이드를 한정하도록 한 쌍의 핀들의 상단 부근을 연결한다. 제어 게이트 전극은 보이드 반대편의 한 쌍의 핀들의 외측면의 일부분 상을 덮고 브릿지 절연막 상을 가로질러 신장하고, 반도체 기판과 절연된다. 게이트 절연막들은 제어 게이트 전극 및 한 쌍의 핀들 사이에 각각 개재된다. 스토리지 노드막들은 게이트 절연막 및 제어 게이트 전극 사이에 각각 개재된다.

公开(公告)号：KR100718137B1

公开(公告)日：2007-05-14

申请号：KR1020050082439

申请日：2005-09-05

Applicant: 삼성전자주식회사

Inventor： 신상민 ,  박영수 ,  구준모 ,  배병재 ,  송이헌 ,  김석필

IPC: H01L27/105

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 3차원 강유전체 커패시터와 이를 포함하는 불휘발성 메모리 소자와 그 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 트랜치형 하부전극과, 상기 하부전극 둘레에 형성된 층간 절연층, 예컨대 SiO2층과, 상기 층간 절연층 상에 형성된 확산 방지막과, 상기 하부전극 및 상기 확산 방지막 상에 형성된 강유전층(PZT층) 및 상기 강유전층 상에 형성된 상부전극을 포함하고, 상기 확산 방지막은 Pb를 포함하지 않는 페로브스카이트 결정 구조를 갖는 절연막인 것을 특징으로 하는 강유전체 커패시터와 이를 포함하는 불휘발성 메모리 소자 및 그 제조 방법을 제공한다.

公开(公告)号：KR1020070016429A

公开(公告)日：2007-02-08

申请号：KR1020050071080

申请日：2005-08-03

Applicant: 삼성전자주식회사

Inventor： 김훈 ,  김석필 ,  송이헌 ,  박영수 ,  장승혁

IPC: H01L21/027

CPC classification number: G03F1/24 ,  B82Y10/00 ,  B82Y40/00 ,  G03F7/70316 ,  G03F7/70958 ,  G21K1/062 ,  H01L21/0274

Abstract: 극자외선 리소그래피용 반사 디바이스 및 반사 디바이스 제조방법이 개시되어 있다.
개시된 반사 디바이스는, 기판과, 기판 상에 형성되고 극자외(EUV:Extreme Ultra Violet)선을 반사시킬 수 있는 재료로 이루어진 다중 반사층을 포함하며, 다중 반사층은, 제1물질층과, 제1물질층을 표면 처리한 표면처리막과, 표면 처리막 상에 형성된 제2물질층을 포함하는 층 그룹이 다수개 적층되어 형성된 다.
개시된 반사 디바이스 제조 방법은, 기판을 준비하는 단계와; 상기 기판 상에 극자외(EUV:Extreme Ultra Violet)선을 반사시킬 수 있는 재료로 다중 반사층;을 형성하는 단계를 포함하며, 상기 다중 반사층을 형성하는 단계는, 제1물질층을 형성하는 단계와; 상기 제1물질층을 표면 처리하는 단계와; 표면 처리된 상기 제1물질층 상에 제2물질층을 형성하는 단계;를 포함하며, 다시, 상기 제2물질층 상에 제1물질층 형성, 제1물질층 표면 처리, 제2물질층 형성과정을 복수회 반복하여 상기 다중 반사층을 형성한다.

公开(公告)号：KR100674959B1

公开(公告)日：2007-01-26

申请号：KR1020050015051

申请日：2005-02-23

Applicant: 삼성전자주식회사

Inventor： 장승혁 ,  송이헌 ,  김원주 ,  김석필 ,  김훈

IPC: G03F7/20 ,  H01L21/027

CPC classification number: G03F7/70233

Abstract: 비축상 배치 관계에 있으며, 초점을 공유하는 제1 및 제2미러를 포함하며, 물체면으로부터 제1미러에 이르는 거리를 l
1 , 물체면쪽에서 제1미러로 입사되는 광의 입사각을 i
1 , 상기 제1미러로부터 공유 초점에 이르는 거리를 l
1 ', 공유 초점으로부터 상기 제2미러에 이르는 거리를 l
2 , 상기 제1미러쪽에서 제2미러에 입사되는 광의 입사각을 i
2 , 상기 제2미러로부터 상면에 이르는 거리를 l
2 '이라 할 때, 하기의 식을 만족하는 것을 특징으로 하는 비축상 프로젝션 광학계가 개시되어 있다.

公开(公告)号：KR1020060135263A

公开(公告)日：2006-12-29

申请号：KR1020050055111

申请日：2005-06-24

Applicant: 삼성전자주식회사

Inventor： 선우문욱 ,  조세영 ,  타카시노구치 ,  박영수 ,  장샤오신 ,  후아샹잉 ,  임혁 ,  박경배 ,  김석필

IPC: H01L21/20

CPC classification number: C30B29/06 ,  Y10T428/10

Abstract: A method for forming a highly-oriented silicon layer and a substrate having the same are provided to produce a higher quality three-dimensional integrated circuit by forming a highly-oriented silicon layer with a larger grain size. An aluminum layer(300) is formed on a substrate(100), and then is recrystallized to form a highly-oriented Al layer. A highly-oriented gamma-Al2O3 layer(400) is formed on the highly-oriented Al layer. A silicon layer is epitaxially grown on the highly-oriented gamma-Al2O3 layer. The highly-oriented Al layer is recrystallized using at least one method selected from the group including excimer laser annealing, sequential lateral solidification, and hot roll scanning.

Abstract translation: 提供了形成高取向硅层的方法和具有该方法的基板的方法，以通过形成具有较大晶粒尺寸的高取向硅层来产生更高质量的三维集成电路。 在基板（100）上形成铝层（300），然后重结晶以形成高取向Al层。 在高取向Al层上形成高取向度的γ-Al 2 O 3层（400）。 在高取向γ-Al 2 O 3层上外延生长硅层。 使用选自包括准分子激光退火，顺序侧向固化和热辊扫描的组中的至少一种方法使高取向Al层重结晶。