公开(公告)号：DE112013003079T5

公开(公告)日：2015-05-07

申请号：DE112013003079

申请日：2013-05-21

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/52

Abstract: Eine Anweisung TRANSACTION BEGIN und eine Anweisung TRANSACTION END werden bereitgestellt. Die Anweisung TRANSACTION BEGIN verursacht, dass abhängig von einem Feld der Anweisung entweder eine eingeschränkte oder eine nicht eingeschränkte Transaktion eingeleitet wird. Die Anweisung TRANSACTION END beendet die Transaktion, die durch die Anweisung TRANSACTION BEGIN gestartet wurde.

公开(公告)号：MX2014015284A

公开(公告)日：2015-04-13

申请号：MX2014015284

申请日：2012-11-22

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN

IPC: G06F9/46

Abstract: Se describe una instrucción de almacenamiento no transaccional, ejecutada en modo de ejecución transaccional, que efectúa almacenamientos que no son retenidos, aún si una transacción asociada con la instrucción se aborta. Los almacenamientos incluyen información especificada por el usuario que puede facilitar la depuración de una transacción abortada.

公开(公告)号：MX2014015288A

公开(公告)日：2015-04-10

申请号：MX2014015288

申请日：2013-06-12

Applicant: IBM

Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  ROGERS ROBERT ,  JACOBI CHRISTIAN

IPC: G06F9/46

Abstract: La ejecución de instrucciones en un medio ambiente transaccional es controlada selectivamente. Una instrucción de comienzo de transacción inicia una transacción e incluye controles que indican selectivamente si ciertos tipos de instrucciones son permitidas a ejecutarse en la transacción. Los controles incluyen uno o más de un control de permitir modificación de registro de acceso y un control de permitir operación de punto flotante.

公开(公告)号：GB2513508B

公开(公告)日：2015-03-25

申请号：GB201414238

申请日：2013-05-17

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

IPC: G06F9/30 ,  G06F9/38 ,  G06F9/52

公开(公告)号：AU2012382777A1

公开(公告)日：2014-12-11

申请号：AU2012382777

申请日：2012-11-26

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

IPC: G06F9/06 ,  G06F9/44 ,  G06F9/45 ,  G06F9/54

Abstract: Program exception conditions cause a transaction to abort and typically result in an interruption in which the operating system obtains control. A program interruption filtering control is provided to selectively present the interrupt. That is, the interrupt from the program exception condition may or may not be presented depending at least on the program interruption filtering control and a transaction class associated with the program exception condition. The program interruption filtering control is provided by a TRANSACTION BEGIN instruction.

公开(公告)号：AU2012382775A1

公开(公告)日：2014-12-11

申请号：AU2012382775

申请日：2012-11-22

Applicant: IBM

Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

IPC: G06F11/07

Abstract: When an abort of a transaction occurs in a computer system, a determination is made as to whether diagnostic information is to be stored in one or more transaction diagnostic blocks (TDBs). There are different types of transaction diagnostic blocks to accept diagnostic information depending on the type of abort and other considerations. As examples, there are a program-specified TDB in which information is stored if a valid TDB address is provided in a transaction begin instruction; a program interruption TDB, which is stored into when the program is aborted due to an interruption; and a program interception TDB, which is stored into when an abort results in an interception.

公开(公告)号：MX2014010947A

公开(公告)日：2014-10-13

申请号：MX2014010947

申请日：2012-11-15

Applicant: IBM

Inventor： SLEGEL TIMOTHY ,  SCHWARZ ERIC MARK ,  BRADBURY JONATHAN DAVID ,  GSCHWIND MICHAEL KARL ,  JACOBI CHRISTIAN

IPC: G11C11/00

Abstract: Se provee una instrucción del conteo de carga a frontera de bloque que provee una distancia de una dirección de memoria especificada a una frontera de memoria especificada. La frontera de memoria es una frontera que no es cruzada en la carga de datos. La frontera puede ser especificada de una diversidad de maneras, incluyendo pero limitado a un valor variable en el texto de instrucción, un valor de texto de instrucción fijo codificado en el código de operación o una frontera a base de registro o puede ser determinada dinámicamente.

公开(公告)号：DE102013209625A1

公开(公告)日：2013-12-05

申请号：DE102013209625

申请日：2013-05-23

Applicant: IBM

Inventor： JACOBI CHRISTIAN ,  SLEGEL TIMOTHY J ,  GERWIG GUENTER ,  SHUM CHUNG-LUNG KEVIN ,  LEHNERT FRANK

IPC: G06F1/12

Abstract: Ein Verfahren zum Erzeugen von monoton ansteigenden Zeitwerten in einem Multiprozessorsystem kann bereitgestellt werden. Das Verfahren kann das Empfangen von Synchronisationsimpulsen durch einen Prozessor des Multiprozessorsystems und das Verweigern einer Ausführung eines Lesebefehls eines TOD-Wertes in einem Prozessor der Prozessoren aufweisen, wenn die Ausführung des Lesebefehls des TOD-Wertes nach einem vorher festgelegten Zeitraum im Anschluss an einen Synchronisationsimpuls der Synchronisationsimpulse angefordert wird und wenn nach dem vorher festgelegten Zeitraum ein Triggersignal empfangen wurde, das anzeigt, dass von einem zugehörigen Speichersystem neue Daten empfangen worden sind, wobei sich das Speichersystem außerhalb des Prozessors befindet.

公开(公告)号：DE112010003942T5

公开(公告)日：2012-11-22

申请号：DE112010003942

申请日：2010-12-14

Applicant: IBM

Inventor： SIEGEL TIMOTHY ,  GREINER DAN ,  SHUM CHUNG-LUNG KEVIN ,  JACOBI CHRISTIAN

IPC: G06F9/30

Abstract: Eine Einrichtung zum Setzen von Schlüsseln ohne Stilllegung wird bereitgestellt, die es ermöglicht, eine Veränderung von Speicherschlüsseln ohne Stilllegungs-Operationen von anderen Prozessoren eines Mehrprozessor-Systems durchzuführen. Mit dieser Einrichtung wird ein Speicherschlüssel, auf den eine Vielzahl von Prozessoren des Mehrprozessor-Systems zugreifen kann, aktualisiert, ohne Operationen der Vielzahl der Prozessoren stillzulegen. Da der Speicherschlüssel ohne Stilllegung von anderen Opersel von einem Prozessor als ein Speicherschlüssel festgestellt werden, der zu Beginn einer von dem Prozessor durchgeführten Operation einen Wert und am Ende der Operation einen zweiten Wert hat. Ein Mechanismus wird bereitgestellt, um die Fortsetzung der Operation zu ermöglichen, wodurch eine schwerwiegende Ausnahmebedingung vermieden wird.

公开(公告)号：GB2456405A

公开(公告)日：2009-07-22

申请号：GB0822457

申请日：2008-12-10

Applicant: IBM

Inventor： JACOBI CHRISTIAN ,  FABEL SIMON ,  PFLANZ MATTHIAS ,  TAST HANS-WERNER ,  ULRICH HANNO

IPC: G06F12/08 ,  G06F12/0855 ,  G06F12/0862 ,  G06F12/0893

Abstract: In a cache accessed under the control of a cache pipeline (14), store requests are managed in a store queue (10) and read requests are managed in a read queue (12), respectively, and prioritization logic (18) decides if a read request or a write request is to be forwarded to the cache pipeline (14). The prioritization logic (62) aborts a store request that has started if a fetch request arrives within a predetermined store abort window and grants cache access to the arrived fetch request. When the fetch request no longer requires the input stage of the cache pipeline, a control mechanism repeats the access control of the aborted store request for a further trial to access the pipeline (14). Preferably, the store abort window spans 3 to 7 cycles, preferably 4 or 5 cycles, and starts after 2 to 4 cycles, preferably 3 cycles.