Abstract:
데이터저장장치및 이를포함하는데이터저장시스템이개시된다. 본발명의실시예에따른데이터저장장치는, 입력되는데이터를선택적으로랜덤화하여소정의저장수단에기입함으로써랜더마이저및 저장장치의효율성을최대화할수 있다. 또한, 본발명의실시예에따른데이터저장장치는, 기설정된단위별로랜더마이저의씨드를각각상이하게적용함으로써데이터의랜덤성을더욱증가시킬수 있다.
Abstract:
비휘발성 반도체 메모리 장치 및 그의 리드 전압 추정 방법이 개시된다. 본 발명의 방법은 초기 리드 전압을 예비 리드 전압으로 결정하는 결정단계; 상기 예비 리드 전압에서 메모리 셀들의 데이터를 읽는 리딩(reading) 단계; 프로그램 데이터로부터 도출되어 기 저장된 기준 데이터를 로딩(loading)하는 단계; 리드 전압 추정을 위해 상기 기준 데이터와 비교되어질 비교 데이터를 상기 읽혀진 데이터로부터 도출하는 단계; 상기 비교 데이터와 기준 데이터를 비교하는 비교단계; 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위 이내일 경우 상기 예비 리드 전압을 최적의 리드 전압으로 추정하는 추정단계; 및 상기 비교 데이터와 기준 데이터의 차이가 오차 허용 범위를 벗어나는 경우 상기 예비 리드 전압을 변경한 후 상기 리딩(reading) 단계와 그 이후의 단계를 순차적으로 반복하는 변경 및 반복 단계를 포함하여, 메모리 셀들의 문턱 전압이 강하 또는 상승된 경우 최적의 리드 전압을 빠르게 추정할 수 있다. 따라서 리드 전압의 변경으로 인해 발생하는 데이터 오류를 줄일 수 있다. 비휘발성 반도체 메모리, 리드 전압, 리드 레벨, 데이터 오류
Abstract:
본 발명은 데이터를 저장하는 메모리 장치에 관한 것으로, 더욱 상세하게는 메모리 셀에 저장되는 데이터의 길이를 결정하고, 결정된 길이에 기반하여 메모리에 데이터를 저장하는 장치에 관한 것이다. 본 발명은 메모리 셀에 저장될 데이터의 비트 수 및 데이터 검출 정보의 비트 수를 결정하는 비트 결정부, 상기 결정된 데이터의 비트 수에 상응하는 데이터를 수신하는 데이터 수신부, 상기 수신한 데이터에 대한 오류 정정 부호화를 수행하여 상기 데이터 검출 정보의 비트 수에 상응하는 데이터 검출 정보를 생성하는 오류 정정 부호화부 및 상기 수신된 데이터 및 상기 생성된 데이터 검출 정보를 메모리 셀에 저장하는 데이터 저장부를 포함하는 것을 특징으로 하는 메모리 데이터 저장 장치를 제공한다. 본 발명에 따르면 메모리 셀에 저장될 데이터의 임계 오류율에 기반하여 메모리 데이터와 동일한 메모리 셀에 저장될 데이터 검출 정보의 비트 수를 결정할 수 있다 메모리 셀, 오류 정정 부호, 데이터 검출 정보
Abstract:
According to an embodiment of the present invention, a method for transmitting content data to at least one grouped client in a cloud environment is provided. The method includes: receiving content use influence information in cloud environment for each client; determining a reference client based on the received content use influence information; generating a group including at least one neighbor client that has information similar to content preference information of the determined reference client; and transmitting content data used by the reference client to the at least one neighbor client included in the generated group.
Abstract:
A programmable gain amplifier includes a sampling circuit which performs correlation double sampling on an input signal by using a reference voltage, a source follower, a first capacitor which is connected between the sampling circuit and the source follower, and an error amplifier which is connected between the input terminal of the source follower and the output terminal of the source follower and resets the voltage of the output terminal of the source follower to the reference voltage during a source follower reset operation.
Abstract:
메모리 장치 및 메모리 데이터 읽기 방법이 제공된다. 본 발명의 메모리 장치는 멀티 비트 셀 어레이, 상기 멀티 비트 셀 어레이 내의 메모리 페이지에 N개의 데이터 페이지들을 저장하는 프로그래밍부, 및 상기 N개의 데이터 페이지들을 제1 그룹 및 제2 그룹으로 분할하고, 상기 제1 그룹의 데이터를 상기 메모리 페이지로부터 읽은 후 상기 읽은 제1 그룹의 데이터에 기초하여 상기 제2 그룹의 데이터를 상기 메모리 페이지로부터 읽는 기법을 결정하는 제어부를 포함하며, 이를 통해 데이터 페이지들의 read error를 줄일 수 있다. 멀티 비트 셀, 멀티 레벨 셀, 데이터 읽기
Abstract:
PURPOSE: A memory, a memory system, and an error checking and correction (ECC) method are provided to perform optimized ECC for a scheme applied to a flash memory, thereby improving the reliability and reducing power consumption and/or ECC encoding/decoding time. CONSTITUTION: An ECC engine (ECCE) performs an ECC operation for data temporarily stored in a first memory array (MArr1) and data read out from the first memory array in a first mode, and performs an ECC operation for data stored in a second memory array (MArr2) after being read out from the first memory array and data read out from the second memory array in a second mode. In response to the first logic level of a control signal transmitted from an ECC control unit (ECU), the ECCE sets the first mode of which the error correction capability is lower than that of the second mode.
Abstract:
PURPOSE: An apparatus for bonding a semiconductor chip is provided to improve productivity by simplifying a multi stack package process. CONSTITUTION: A transfer rail transfers a substrate. A loading member (120a,120b) loads the substrate. An unloading member (130a,130b) unloads the substrate. A first wafer supply unit supplies a first wafer including a first semiconductor chip. A bonding unit (150a,150b) attaches the first semiconductor chip to the substrate.