-
公开(公告)号：KR100827268B1
公开(公告)日：2008-05-07
申请号：KR1020060089083
申请日：2006-09-14
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/1225 , H03M1/168
Abstract: 본 발명은 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털 변환기에 관한 것으로, 입력된 아날로그 전압을 샘플링 및 홀딩하여 입력 전압의 샘플링 오차를 제거하는 SHA; 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 1 내지 K (K≥2인 정수) 스테이지의 N(N≥1인 정수)-비트 플래시 ADC(Analog-to-Digital Converter); 상기 N-비트 플래시 ADC로부터 출력되는 디지털 신호와 이전 스테이지의 출력신호의 차이를 다시 아날로그 신호로 변환하여 출력하는 제 1 내지 K 스테이지의 N-비트 MDAC(Multiplying Digital-to-Analog Converter); 제 1 클럭에서 상기 제 1 스테이지의 N-비트 MDAC의 출력에 연결되고 제 2 클럭에서 상기 SHA의 출력에 연결되는 3단 증폭기를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 멀티-비트 파이프라인 ADC에 있어서 전력 소모가 많은 SHA와 제 1 스테이지의 MDAC간에 증폭기를 공유하는 것이 가능하게 되며, 이에 따라 전력 소모를 최소화하고 칩 면적을 감소시킬 수 있는 효과가 있다.
파이프라인, 아날로그-디지털 변환기, ADC, 증폭기, 공유, SHA, MDAC-
公开(公告)号：KR100668455B1
公开(公告)日：2007-01-16
申请号：KR1020050038736
申请日：2005-05-10
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 제1 및 제2 입력전압을 차동 입력하여 소정 전류가 공급되고, 상기 공급된 전류를 제공받아 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제1 수단과, 제1 바이어스 전압에 따라 미러 형태의 전류를 발생하고, 상기 발생된 미러 전류와 제2 바이어스 전압을 이용하여 상기 제1 수단에 안정적인 바이어스를 공급하기 위한 제2 수단과, 상기 제1 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단을 포함함으로써, 안정된 바이어스 공급에 의한 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 특성을 가지고, 고속으로 동작하는 저전압 CMOS VGA 회로를 집적회로(IC) 내에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.
가변 이득 증폭기, CMOS, 바이어스, 미러 전류, 바이어스 공급부Abstract translation: 本发明中，第一和第二输入电压与输入差分具有预定的电流供应，外部接收的提供所述可变增益放大器的电源电流控制（可变增益放大器，在下文中，在下文中“VGA”） 第一装置，用于通过根据电压调整互导的幅度来产生各种输出电流;第二装置，用于根据第一偏置电压产生镜像电流; 用于向第一装置提供稳定偏置的第二装置和用于根据由第一装置产生的输出电流产生具有可变增益的输出电压的第三装置， 具有低失真和高频带宽并且高速工作的低电压CMOS VGA电路可以嵌入到集成电路（IC）中， 因为它实现安全，因为是它可能最小化的区域的效果。
-
公开(公告)号：KR100609683B1
公开(公告)日：2006-08-08
申请号：KR1020030097244
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H03K3/021
CPC classification number: H03F3/45928 , H03F3/45179 , H03F3/45475 , H03F2203/45212 , H03F2203/45482 , H03F2203/45484 , H03F2203/45508 , H03G7/001
Abstract: 온도 변화에 따른 이득을 보상할 수 있는 지수 함수 발생기 회로를 개시한다. 개시된 본 발명의 지수 함수 발생기 회로는, 외부 조정 전압 신호의 크기를 조절하는 조정 전압 조절부, 상기 조정 전압 조절부의 출력 신호에 의해 지수 함수 전류 및 전압을 발생하는 지수 함수 발생부, 상기 지수 함수 발생부에 기준 전압을 제공하는 기준 전압 발생부, 및 상기 조정 전압 발생부의 온도 변화에 따라 상기 조정 전압 조절부의 출력을 보상하는 온도 보상부를 포함한다.
VGA, CMOS, 가변 이득, 지수 함수-
公开(公告)号：KR1020060067105A
公开(公告)日：2006-06-19
申请号：KR1020050039175
申请日：2005-05-11
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L29/866
CPC classification number: H01L27/0266 , H01L27/0255 , H01L27/0259 , H01L27/0288
Abstract: 본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 제 1 웰 및 제 2 웰이 형성된 반도체 기판, 상기 제 1 웰의 상부에 형성된 제 1 및 제 2 고농도 이온주입 영역, 상기 제 2 웰의 상부에 형성된 제 3 및 제 4 고농도 이온주입 영역, 상기 제 1 웰 및 제 2 웰 계면에 형성된 제 5 고농도 이온주입 영역, 상기 제 5 고농도 이온주입 영역 일측의 상기 제 2 웰 상부에 형성된 제 6 고농도 이온주입 영역, 드레인 및 소스가 상기 제 6 고농도 이온주입 영역과 상기 제 1 및 제 2 고농도 이온주입 영역에 각각 접속되고, 게이트가 저항을 통해 상기 제 1 및 제 2 고농도 이온주입 영역에 접속된 제 1 과부하 방지수단, 드레인 및 소스가 상기 제 5 고농도 이온주입 영역과 상기 제 3 및 제 4 고농도 이온주입 영역에 각각 접속되고, 게이트가 저항을 통해 상기 제 3 및 제 4 고농도 이온주입 영역에 접속된 제 2 과부하 방지수단을 포함한다.
정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 제너 접합 다이오드, 트리거 전압-
公开(公告)号：KR1020060067100A
公开(公告)日：2006-06-19
申请号：KR1020050037956
申请日：2005-05-06
Applicant: 한국전자통신연구원
CPC classification number: H01L27/0259 , H01L27/0285 , H01L27/0288
Abstract: 본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 3중 웰 구조의 반도체 기판을 사용하여 ggNMOS 소자의 기판에 해당하는 p웰에 바이어스를 인가할 수 있도록 함으로써 반도체 제어 정류기의 트리거 전압이 종래보다 감소될 수 있으며, PNP 및 NPN 바이폴라 트랜지스터로 구성되는 두 개의 반도체 제어 정류기를 통해 방전 경로가 형성되도록 함으로써 방전 용량이 증대될 수 있다.
정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 트리거 전압, RC 네트워크Abstract translation: 本发明是一种半导体集成电路（集成电路）的半导体可控整流器的是适用于使用的半导体基板的是，的用于保护电路;;静电放电（ESD静电放电）采用三层阱结构（可控硅SCR） 通过使得可以在半导体可控整流器的触发电压施加偏压施加到p阱的GGNMOS器件的基板这可以比常规被减小，通过两个半导体可控整流器由PNP和NPN双极型晶体管的放电通路 这样可以增加放电容量。
-
Patent Agency Ranking
公开(公告)号：KR1020060065463A
公开(公告)日：2006-06-14
申请号：KR1020050052149
申请日：2005-06-17
Applicant: 한국전자통신연구원
IPC: H03K19/0175
CPC classification number: H03K19/018528 , H04L25/0272
Abstract: 본 발명의 저전압 차동신호 구동회로는 전원전압 단자와 접지 단자 사이에 접속되어 차동 증폭 신호들을 출력하는 차동 증폭 신호 발생부와, 차동 증폭 신호들에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부와, 전원전압 단자 및 차동 증폭 신호 발생부의 출력 단자들 사이에 접속되며 커먼모드 전압에 따라 저항이 변하는 가변부하 소자들을 포함하며, 낮은 공급전원에서 고속으로 동작이 가능하고, 공급전원과 동작온도 및 제조공정 등의 변화에 대하여 안정된 신호 잡음 특성과 차동 출력 신호의 크기를 제공하여, 저전압 동작환경에 적용이 용이하다.
저전압, 차동신호, 공급전원, 동작온도, 귀환, 위상, 옵셋, 커먼모드-
公开(公告)号：KR1020060065443A
公开(公告)日：2006-06-14
申请号：KR1020050038735
申请日：2005-05-10
Applicant: 한국전자통신연구원
CPC classification number: H03G1/0029 , H03F3/45475 , H03F2203/45026
Abstract: 본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 제1 및 제2 입력전압을 차동 입력하기 위한 제1 수단과, 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제2 수단과, 상기 제2 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단과, 상기 제2 수단 및 상기 제3 수단 사이에 접속되어 외부의 공통전압에 따라 출력단에 안정된 전압을 공급하기 위한 제4 수단을 포함함으로써, 저왜곡 및 고대역의 특성을 가지고 고속으로 동작하는 VGA 회로를 집적회로(IC) 내에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.
가변 이득 증폭기, CMOS, 차동 형태, 공통전압, 조절전압-
公开(公告)号：KR1020060006501A
公开(公告)日：2006-01-19
申请号：KR1020040055571
申请日：2004-07-16
Applicant: 한국전자통신연구원
IPC: H03M1/74
Abstract: 본 발명은 전류셀 구동 방식의 디지털-아날로그 변환기에서 전류셀 소자간 부정합에 무관하게 1 비트의 해상도를 확장시킨 전류셀 구동 방식의 디지털-아날로그 변환기에 관한 것이다. 본 발명에 따른 전류셀 구동 방식의 디지털-아날로그 변환기는, N비트의 디지털 입력신호(D
IN )를 수신하여 2개의 N-1 비트 디지털 신호(D
IN1 ,
D
IN2 )로 변환하는 디코더; 상기 디지털 신호(D
IN1 ,
D
IN2 )에 기초한 전류량을 제공하는 M(= 2
N-1 )개의 전류셀; 상기 2개의 N-1 비트의 디지털 입력신호(D
IN1 ,
D
IN2 )에 기초한 전류량에 대응하는 제1 및 제2 아날로그 전압을 제1 및 제2 클럭신호(Q
1 , Q
2 )에 따라 각각 출력하는 전류셀 구동부; 및 상기 제1 및 제2 클럭신호를 기준으로 상기 제1 및 제2 아날로그 전압을 샘플링 및 홀딩하여 글리치가 제거된 신호를 출력하는 샘플링/홀딩 증폭 회로를 포함한다. 본 발명에 따르면, 최종 출력신호의 해상도 확장이 가능하고, 부가적인 회로에 의하여 기존의 전류셀 구동 방식의 변환기 출력단에 발생하는 글리치의 영향을 최소화함으로써 소모 전류를 줄일 수 있다.
디지털-아날로그 변환기, 전류셀 구동, 해상도, 확장-
公开(公告)号：KR100454215B1
公开(公告)日：2004-10-26
申请号：KR1020010062346
申请日：2001-10-10
IPC: G05F3/26
Abstract: PURPOSE: A startup circuit of a bandgap reference voltage generation circuit is provided to perform easily control operations according to signal modes and reduce the power consumption by simplifying a total structure of the startup circuit. CONSTITUTION: A P-type MOSFET(101) includes a source connected with a supply voltage terminal(VDD) and a gate connected with an earth portion. One end of a switch(110) is connected with a drain of the P-type MOSFET(101). The other end of the switch(110) is connected with a drain and a gate of the first N-type MOSFET(102). The switch(110) is turned on or off according to an external enable signal(EN). A current mirror(MR1) is formed with the first N-type MOSFET(102) and the second N-type MOSFET(103). The third N-type MOSFET(104) has a gate and a drain connected with a source of the first N-type MOSFET(102). An output terminal is formed at a drain of the second N-type MOSFET(103).
Abstract translation: 目的：提供带隙参考电压产生电路的启动电路，以根据信号模式容易地执行控制操作，并通过简化启动电路的总体结构来降低功耗。 构成：P型MOSFET（101）包括与电源电压端（VDD）连接的源极和与接地部分连接的栅极。 开关（110）的一端与P型MOSFET（101）的漏极连接。 开关（110）的另一端与第一N型MOSFET（102）的漏极和栅极连接。 开关（110）根据外部使能信号（EN）打开或关闭。 电流镜（MR1）由第一N型MOSFET（102）和第二N型MOSFET（103）形成。 第三N型MOSFET（104）具有与第一N型MOSFET（102）的源极连接的栅极和漏极。 输出端形成在第二N型MOSFET（103）的漏极处。
-
公开(公告)号：KR1020030094447A
公开(公告)日：2003-12-12
申请号：KR1020020031287
申请日：2002-06-04
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: PURPOSE: A transconductance amplifier having high linearity and high gain is provided to maintain the linearity without increasing the current by forming an input terminal with NMOS transistors and PMOS transistors. CONSTITUTION: A transconductance amplifier having high linearity and high gain includes the first and the second input terminals and the first and the second output terminals. Input signals are inputted into a plurality of NMOS transistors(mn1-mn6) and a plurality of PMOS transistors(mp1-mp6) of the first and the second input terminals. The input signals received from the first and the second input terminals are amplified as much as the gain proportional to the conductance of the NMOS transistors(mn1-mn6) and the PMOS transistors(mp1-mp6). The amplified input signals are outputted to the first and the second output terminals.
Abstract translation: 目的：提供具有高线性度和高增益的跨导放大器，以通过用NMOS晶体管和PMOS晶体管形成输入端而不增加电流来保持线性。 构成：具有高线性度和高增益的跨导放大器包括第一和第二输入端子以及第一和第二输出端子。 输入信号被输入到第一和第二输入端子的多个NMOS晶体管（mn1-mn6）和多个PMOS晶体管（mp1-mp6）中。 从第一和第二输入端子接收的输入信号被放大成与NMOS晶体管（mn1-mn6）和PMOS晶体管（mp1-mp6）的电导成正比的增益。 放大的输入信号被输出到第一和第二输出端。
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.025 seconds)
