公开(公告)号：KR1020130040994A

公开(公告)日：2013-04-24

申请号：KR1020130025813

申请日：2013-03-11

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 변춘원 ,  황치선 ,  조경익 ,  권오경

IPC: H03K19/0185 ,  G09G3/20 ,  G09G3/36

CPC classification number: H03K19/018521 ,  G09G3/3677 ,  G09G2310/0289 ,  H03K3/356113

Abstract: PURPOSE: A level shifter and a scan driving circuit including the same are provided to embed within a display panel and to have small power consumption and to be capable of full swing using an oxide thin film transistor. CONSTITUTION: A level shifter includes a pull down unit(300A) consisting of a plurality of n-type oxide thin film transistors pull downing an output signal to ground voltage according to a non-inverting input signal, a pull up unit(300B) consisting of a plurality of n-type oxide thin film transistors pulling up an output signal to power supply voltage according to an inverting input signal; and the plurality of n-type oxide thin film transistors comprising the pull up unit are connected in a latch structure and pull up an output signal to power supply voltage.

Abstract translation: 目的：提供一种电平移位器和包括该电平移位器和扫描驱动电路以嵌入显示面板内并具有小功率消耗并能够使用氧化物薄膜晶体管全摆动。 构成：电平移位器包括由多个n型氧化物薄膜晶体管组成的下拉单元（300A），该n型氧化物薄膜晶体管根据非反相输入信号将输出信号下拉至接地电压，上拉单元（300B） 多个n型氧化物薄膜晶体管，根据反相输入信号将输出信号提升到电源电压; 并且包括上拉单元的多个n型氧化物薄膜晶体管以闩锁结构连接并将输出信号上拉到电源电压。

公开(公告)号：KR101220451B1

公开(公告)日：2013-01-10

申请号：KR1020090090026

申请日：2009-09-23

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 변춘원 ,  황치선 ,  조경익 ,  권오경

IPC: G09G3/20 ,  G09G3/30 ,  G09G3/36

Abstract: 본 발명에 따르면 산화물 박막 트랜지스터를 이용하여 디스플레이 패널에 내장이 가능하면서 양전압과 음전압을 제공할 수 있는 고효율의 DC-DC 컨버터를 구현할 수 있으므로, 디스플레이 구동 장치의 소형화 및 제조 비용의 감소를 도모할 수 있다.
DC-DC, 디스플레이, 구동, 산화물 박막 트랜지스터

公开(公告)号：KR101182403B1

公开(公告)日：2012-09-13

申请号：KR1020080131647

申请日：2008-12-22

Applicant: 한국전자통신연구원

Inventor： 유민기 ,  황치선 ,  변춘원 ,  추혜용 ,  조경익

IPC: H01L29/786

CPC classification number: H01L29/66742 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/786 ,  H01L29/7869

Abstract: 본 발명에 따른 투명 트랜지스터는 기판, 하부 투명층, 금속층 및 상부 투명층의 다층 구조를 가지며, 상기 기판 위에 형성되어 있는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 형성되어 있는 채널, 그리고 상기 채널과 정렬되어 있는 게이트 전극을 포함하며, 상기 하부 투명층 또는 상부 투명층이 상기 채널과 동일한 투명 반도체층으로 형성되어 있다. 따라서, 다층 투명전도막을 활용하여 투명도 및 전도도를 확보하면서, 소스/드레인 전극과 반도체의 접촉 저항 문제를 해결하고, 박막 증착 시에 추가되는 공정에 비하여 패터닝 공정의 감소로 공정의 효율성이 높아질 수 있다.
투명 소자, 투명 트랜지스터, 투명 전도막

公开(公告)号：KR1020120062341A

公开(公告)日：2012-06-14

申请号：KR1020100123561

申请日：2010-12-06

Applicant: 한국전자통신연구원

Inventor： 정승묵 ,  정우석 ,  황치선 ,  박상희 ,  조경익

IPC: C23C14/08 ,  C23C14/34

CPC classification number: C23C14/3414 ,  C23C14/086

Abstract: PURPOSE: An IZO(Indium Zinc Oxide) transparent conductive film and a manufacturing method thereof are provided to obtain a thin film with enhanced etching properties and to obtain an amorphous or nano crystalline thin film at low temperatures. CONSTITUTION: An IZO transparent conductive film comprises indium oxide, zinc oxide, and titanium oxide. The IZO transparent conductive film is formed from an IZO sputtering target expressed as the following formula, InxZny(TiO2-a)z, where x+y

Abstract translation: 目的：提供IZO（氧化铟锌）透明导电膜及其制造方法以获得具有增强的蚀刻性能的薄膜，并在低温下获得非晶或纳米晶体薄膜。 构成：IZO透明导电膜包括氧化铟，氧化锌和氧化钛。 IZO透明导电膜由下式表示的IZO溅射靶InxZny（TiO2-a）z形成，其中x + y <= 1，0.0001 <= z <0.002，x：y = 8.5-9.5:1.5 -0.5和0.5 <= a <= 1。

公开(公告)号：KR1020120055173A

公开(公告)日：2012-05-31

申请号：KR1020100116736

申请日：2010-11-23

Applicant: 한국전자통신연구원

Inventor： 변춘원 ,  김병훈 ,  윤성민 ,  양신혁 ,  유민기 ,  황치선 ,  박상희 ,  조경익

IPC: G11C11/22

CPC classification number: G11C11/22 ,  G11C7/10 ,  G11C7/22 ,  G11C11/223 ,  G11C11/2273 ,  G11C11/2275

Abstract: PURPOSE: A memory cell and a memory device using the same are provided to improve stability by preventing an electrode from being floated in a memory array area. CONSTITUTION: A ferroelectric transistor(110) is provided. A plurality of switching devices(111,112,113) are electrically combined with the ferroelectric transistor. A plurality of control lines transmit each control signal for controlling a plurality of switching device to each switching device. The plurality of switching devices are individually controlled based on each control signal to prevent each electrode of the ferroelectric transistor from being floated.

Abstract translation: 目的：提供一种存储单元和使用其的存储器件，以通过防止电极浮在存储器阵列区域来提高稳定性。 构成：提供铁电晶体管（110）。 多个开关器件（111,112,113）与铁电晶体管电气组合。 多个控制线将用于控制多个开关装置的每个控制信号发送到每个开关装置。 基于每个控制信号单独地控制多个开关装置，以防止铁电晶体管的每个电极浮动。

公开(公告)号：KR101140135B1

公开(公告)日：2012-05-02

申请号：KR1020090026256

申请日：2009-03-27

Applicant: 한국전자통신연구원

Inventor： 구재본 ,  유인규 ,  안성덕 ,  조경익

IPC: H01L29/786

Abstract: 자기 정렬이 개선되는 박막 트랜지스터의 제조 방법은 다음과 같다. 우선, 제1 기판 상의 희생층 상에 제1 도핑 영역, 제2 도핑 영역 및 채널 영역을 구비하는 반도체층을 형성한다. 다음, 반도체층을 제1 기판에서 분리하고, 제2 기판에 결합한다. 다음, 제2 기판과 반도체층 상에 절연층을 형성하고, 절연층 상에 제1 포토레지스트층을 형성한다. 이후, 제2 기판의 배면으로부터 제1 도핑 영역과 제2 도핑 영역을 마스크로 제1 포토레지스트층을 노광하고 현상하여 제1 마스크 패턴을 형성한다. 다음, 제1 마스크 패턴을 마스크로 절연층 상에 채널 영역과 중첩하는 게이트 전극을 형성하고, 제1 도핑 영역과 제2 도핑 영역 각각에 연결되는 소스 전극과 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.
셀프 얼라인, 자기 정렬, 박막 트랜지스터, 제조 방법

公开(公告)号：KR1020120035706A

公开(公告)日：2012-04-16

申请号：KR1020100097397

申请日：2010-10-06

Applicant: 한국전자통신연구원 ,  주식회사 나노신소재

Inventor： 정승묵 ,  정우석 ,  황치선 ,  조경익 ,  김상희 ,  박장우

IPC: C23C14/08

CPC classification number: C23C14/08 ,  C04B2235/3293 ,  C23C14/083 ,  C23C14/086 ,  C23C14/22 ,  C23C14/34 ,  C23C14/54

Abstract: PURPOSE: An indium tin oxide target for transparent electrode is provided to guarantee electro-chemical characteristic and light transmittance by using dopant material. CONSTITUTION: An indium tin oxide target for transparent electrode includes indium tin oxide, tin oxide, and metal oxide. The metal oxide is reduced. The ionic radius ratio of untreated metal oxide and the metal(M) of the reduced metal oxide is a range of 1.2~1.7:1.

Abstract translation: 目的：提供透明电极的氧化铟锡靶，以通过使用掺杂剂材料来保证电化学特性和透光率。 构成：用于透明电极的氧化铟锡靶包括氧化铟锡，氧化锡和金属氧化物。 金属氧化物被还原。 未处理的金属氧化物和还原金属氧化物的金属（M）的离子半径比在1.2〜1.7:1的范围内。

公开(公告)号：KR101093749B1

公开(公告)日：2011-12-19

申请号：KR1020080131554

申请日：2008-12-22

Applicant: 한국전자통신연구원

Inventor： 정우석 ,  유민기 ,  정승묵 ,  황치선 ,  추혜용 ,  조경익

IPC: C23C14/34

Abstract: 본 발명은 스퍼터링 장치에 관한 것으로, 유도 결합 플라즈마 발생 장치를 이용하여 박막의 스텝 커버리지가 우수하고 치밀한 막질을 형성할 수 있는 스퍼터링 장치를 제공한다.
이를 위하여, 본 발명의 일실시 예에 따른 스퍼터링 장치는, 진공 배기 가능한 챔버; 피처리체의 탑재를 위하여 상기 챔버 내에 형성되는 탑재 수단; 외부로부터 유입되는 기체를 플라즈마(plasma)화하여 상기 챔버 내부로 유입시키기 위하여 상기 챔버의 일측에 형성되는 유도 결합 플라즈마(Inductively Coupled Plasma; ICP) 방출기; 및 상기 유입되는 플라즈마에 의하여 이온화될 타겟 물질을 탑재하기 위하여 상기 챔버 내에 형성되는 스퍼터 건(sputter gun)을 포함한다.
그럼으로써, 스텝 커버리지를 향상시키고 치밀한 막질을 얻을 수 있으며 저온 증착이 가능한 스퍼터링 장치를 제공할 수 있는 이점이 있다.
스퍼터링, 유도 결합 플라즈마, ICP

公开(公告)号：KR1020110119963A

公开(公告)日：2011-11-03

申请号：KR1020100039411

申请日：2010-04-28

Applicant: 한국전자통신연구원

Inventor： 유민기 ,  박상희 ,  황치선 ,  조경익

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L27/124 ,  H01L27/1225 ,  H01L29/78648 ,  H01L27/1214 ,  H01L27/3248 ,  H01L27/3262

Abstract: PURPOSE: A semiconductor apparatus and a manufacturing method thereof are provided to arrange an upper gate electrode of a dual gate transistor when arranging a pixel electrode, thereby arranging the dual gate transistor without adding a separate process. CONSTITUTION: A lower gate electrode(120B) is arranged on a substrate(100). An upper gate electrode(180) is arranged on the lower gate electrode. A contact plug is included between the lower gate electrode and upper gate electrode. A function electrode(182) is arranged with the same height as the upper gate electrode. A source electrode(162) and drain electrode(164) are arranged with the same height as the contact plug.

Abstract translation: 目的：提供一种半导体装置及其制造方法，用于在布置像素电极时布置双栅晶体管的上栅电极，从而在不增加单独工艺的情况下布置双栅极晶体管。 构成：下基板电极（120B）布置在基板（100）上。 上栅电极（180）布置在下栅电极上。 在下栅电极和上栅电极之间包括接触插塞。 功能电极（182）以与上部栅极电极相同的高度排列。 源电极（162）和漏电极（164）以与接触插塞相同的高度布置。

公开(公告)号：KR1020110039854A

公开(公告)日：2011-04-20

申请号：KR1020090096883

申请日：2009-10-12

Applicant: 한국전자통신연구원 ,  연세대학교 산학협력단

Inventor： 윤성민 ,  조경익 ,  황치선 ,  임성일

IPC: H01L29/786 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L29/78696

Abstract: PURPOSE: A charge injection nonvolatile flash memory thin-film transistor is provided to improve the efficiency of an erase operation by depositing additional charge implantation film into a memory device. CONSTITUTION: In a charge injection nonvolatile flash memory thin-film transistor, a source and a drain electrode(200) are separated from each other on a substrate. A semiconductor channel layer(300) covers a part of the source and drain electrodes. A dielectric layer(400) covers the exposed portion of the source electrode and drain electrode and the semiconductor channel layer. An additional semiconductor layer(700) is formed on the dielectric layer. A gate electrode(800) is formed on the additional semiconductor layer.

Abstract translation: 目的：提供电荷注入非易失性闪存薄膜晶体管，以通过将额外的电荷注入膜沉积到存储器件中来提高擦除操作的效率。 构成：在电荷注入非易失性闪存薄膜晶体管中，源极和漏极（200）在基板上彼此分离。 半导体沟道层（300）覆盖源极和漏极的一部分。 电介质层（400）覆盖源电极和漏电极和半导体沟道层的暴露部分。 在电介质层上形成一个附加的半导体层（700）。 在附加半导体层上形成栅电极（800）。