公开(公告)号：WO2014079315A1

公开(公告)日：2014-05-30

申请号：PCT/CN2013/086420

申请日：2013-11-01

Applicant: 北京北方微电子基地设备工艺研究中心有限责任公司

Inventor： 蒋中伟

IPC: B81C1/00

CPC classification number: H01L21/32137 ,  B81C1/00531 ,  B81C2201/0112 ,  B81C2201/0132 ,  H01L21/30655

Abstract: 一种基片刻蚀方法，包括以下步骤：沉积作业，用以在硅槽侧壁上沉积聚合物；刻蚀作业，用以对硅槽侧壁进行刻蚀；重复沉积作业和刻蚀作业至少两次；其中，在完成刻蚀作业的全部循环次数的过程中，反应腔室的腔室压力按预设规则由预设的最高压力值降低至最低压力值。这种基片刻蚀方法能够避免产生侧壁伤害的问题，从而可以使侧壁形貌光滑。

公开(公告)号：WO2012118951A3

公开(公告)日：2014-04-24

申请号：PCT/US2012027245

申请日：2012-03-01

Applicant: UNIV KING ABDULLAH SCI & TECH ,  AMERICAN UNIVERSITY IN CAIRO ,  SERRY MOHAMED ,  RUBIN ANDREW ,  ABDO MOHAMMAD ,  SEDKY SHERIF

Inventor： SERRY MOHAMED ,  RUBIN ANDREW ,  ABDO MOHAMMAD ,  SEDKY SHERIF

IPC: H01L21/02 ,  H01L21/8242

CPC classification number: H01L21/3081 ,  B81C1/00396 ,  B81C2201/0132 ,  H01L21/3065 ,  H01L21/76898

Abstract: Polycrystalline silicon germanium (SiGe) can offer excellent etch selectivity to silicon during cryogenic deep reactive ion etching in an SF6/O2 plasma. Etch selectivity of over 800:1 (Si:SiGe) may be achieved at etch temperatures from -80 degrees Celsius to -140 degrees Celsius. High aspect ratio structures with high resolution may be patterned into Si substrates using SiGe as a hard mask layer for construction of microelectromechanical systems (MEMS) devices and semiconductor devices.

Abstract translation: 在SF6 / O2等离子体的低温深反应离子蚀刻中，多晶硅锗（SiGe）可以提供优异的硅蚀刻选择性。 在-80摄氏度至-140摄氏度的蚀刻温度下，可获得超过800：1（Si：SiGe）的蚀刻选择性。 可以使用SiGe作为用于构建微机电系统（MEMS）器件和半导体器件的硬掩模层来将具有高分辨率的高纵横比结构图案化为Si衬底。

公开(公告)号：WO2014044122A1

公开(公告)日：2014-03-27

申请号：PCT/CN2013/082885

申请日：2013-09-03

Applicant: 无锡华润上华半导体有限公司

Inventor： 苏佳乐

IPC: B81C1/00 ,  H01L21/31 ,  H01L21/3065

CPC classification number: B81C1/00396 ,  B81B2203/033 ,  B81C1/00412 ,  B81C1/00619 ,  B81C1/00626 ,  B81C2201/0132 ,  H01L21/3086

Abstract: 一种硅的刻蚀方法，用以在硅衬底上刻蚀不同宽度尺寸的硅槽，包括：S1、提供硅衬底；S2、在硅衬底上沉积掩膜层；S3、对掩膜层进行腐蚀，形成不同宽度尺寸的窗口，其中至少在非最小宽度尺寸窗口的底部，预留一定厚度的掩膜层，以满足S4步骤后，所有硅槽的深度相同；S4、对位于窗口底部的掩膜层和硅衬底进行腐蚀，形成硅槽。通过在非最小宽度尺寸窗口的底部，预留一定厚度的掩膜层，让该一定厚度的掩膜层先保护在较大的窗口，让小的窗口先刻，以实现最终获得的硅槽的深度相同。

公开(公告)号：WO2013091354A1

公开(公告)日：2013-06-27

申请号：PCT/CN2012/076427

申请日：2012-06-04

Applicant: 北京北方微电子基地设备工艺研究中心有限责任公司 ,  韦刚 ,  王春 ,  李东三

Inventor： 韦刚 ,  王春 ,  李东三

IPC: H01L21/3065 ,  C23F1/12

CPC classification number: B81C1/00531 ,  B81C1/00619 ,  B81C99/0025 ,  B81C2201/0132 ,  H01L21/30655

Abstract: 一种基片刻蚀方法和基片处理设备，其中所述基片刻蚀方法包括：S1：将待处理的基片放入反应腔室；S2：向所述反应腔室输入刻蚀气体；S3：开启激励电源以在所述反应腔室内产生等离子体；S4：开启偏压电源以向所述基片施加偏压功率；S5：关闭所述偏压电源且同时开始向所述反应腔室内输入沉积气体；S6：停止向所述反应腔室输入沉积气体且同时开启所述偏压电源；S7：重复步骤S5-S6直至完成刻蚀工艺。在整个刻蚀工艺过程中始终进行刻蚀作业，并穿插着进行沉积作业，因此在沉积作业的同时，反应腔室内的等离子体可以至少将刻蚀剖面侧壁上的由沉积作业所形成的沉积聚合物中的一部分刻蚀掉，从而使基片的刻蚀剖面的侧壁平滑。

公开(公告)号：WO2013012466A2

公开(公告)日：2013-01-24

申请号：PCT/US2012/034019

申请日：2012-04-18

Applicant: MASSACHUSETTS INSTITUTE OF TECHNOLOGY ,  CHOI, Hyungryul ,  CHANG, Chih-hao ,  PARK, Kyoo, Chul ,  McKINLEY, Gareth, H. ,  BARBASTATHIS, George ,  KIM, Jeong-gil

Inventor： CHOI, Hyungryul ,  CHANG, Chih-hao ,  PARK, Kyoo, Chul ,  McKINLEY, Gareth, H. ,  BARBASTATHIS, George ,  KIM, Jeong-gil

IPC: B81C1/00

CPC classification number: B81C1/00111 ,  B81C1/00103 ,  B81C2201/0132

Abstract: Fabrication method. At least first and second hardmasks are deposited on a substrate, the thickness and materials of the first and second hardmask selected to provided etch selectivity with respect to the substrate. A nanoscale pattern of photoresist is created on the first hardmask and the hardmask is etched through to create the nanoscale pattern on a second hardmask. The second hardmask is etched through to create the desired taper nanocone structures in the substrate. Reactive ion etching is preferred. A glass manufacturing process using a roller imprint module is also disclosed.

Abstract translation: 制作方法。 至少第一和第二硬掩模沉积在衬底上，第一和第二硬掩模的厚度和材料被选择为提供相对于衬底的蚀刻选择性。 在第一硬掩模上形成光刻胶的纳米尺度图案，并且硬掩模被蚀刻穿过以在第二硬掩模上产生纳米尺度图案。 蚀刻第二个硬掩模，以在衬底中产生所需的锥形纳米结构。 反应离子蚀刻是优选的。 还公开了使用辊压印模块的玻璃制造工艺。

公开(公告)号：WO2010099220A2

公开(公告)日：2010-09-02

申请号：PCT/US2010/025261

申请日：2010-02-24

Applicant: CALIFORNIA INSTITUTE OF TECHNOLOGY ,  HENRY, Michael D. ,  HOMYK, Andrew P. ,  SCHERER, Axel ,  TOMBRELLO, Thomas A. ,  WALAVALKAR, Sameer

Inventor： HENRY, Michael D. ,  HOMYK, Andrew P. ,  SCHERER, Axel ,  TOMBRELLO, Thomas A. ,  WALAVALKAR, Sameer

IPC: H01L21/66 ,  H01L21/027

CPC classification number: B81C1/00111 ,  B01J19/0046 ,  B01J2219/00504 ,  B01J2219/00664 ,  B81B1/006 ,  B81B2203/0361 ,  B81B2207/056 ,  B81C2201/0112 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/0159 ,  G01N1/405 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/3081 ,  H01L21/3086 ,  Y10T436/25375

Abstract: Methods for fabricating of high aspect ratio probes and deforming micropillars and nanopillars are described. Use of polymers in deforming nanopillars and micropillars is also described.

Abstract translation: 描述了制造高纵横比探针和变形微柱和纳米柱的方法。 还描述了聚合物在变形纳米柱和微柱体中的使用。

公开(公告)号：WO2009154034A1

公开(公告)日：2009-12-23

申请号：PCT/JP2009/057171

申请日：2009-04-08

Applicant: 住友精密工業株式会社 ,  野沢 善幸 ,  山本 孝

Inventor： 野沢 善幸 ,  山本 孝

IPC: H01L21/3065 ,  B81C1/00

CPC classification number: B81C1/00619 ,  B81B2203/033 ,  B81C1/00531 ,  B81C1/00626 ,  B81C2201/0132 ,  B81C2201/014 ,  H01L21/3065 ,  H01L21/30655

Abstract: 　本発明のシリコン構造体の製造方法は、いわゆるガススイッチングによるドライエッチングの過程で、高速エッチング条件を用いてエッチングする工程（ａ）により、そのシリコン領域のうち最もエッチング速度の速い場所が前記エッチングストップ層までエッチングされる前に、高速エッチング条件のエッチング速度から時間の経過とともにエッチング速度が低下する遷移エッチング条件を用いたエッチング工程（ｂ）を経て、遷移エッチング条件のうち最もエッチング速度の遅い条件のエッチング速度を持つ低速エッチング条件を用いて前記シリコン領域をエッチングする工程（ｃ）を備えている。

Abstract translation: 在制造硅结构的方法中，在采用气体切换的所谓的干法蚀刻工艺中，提供了在低速蚀刻条件下蚀刻硅区域的步骤（c），其中蚀刻速度在 过渡蚀刻条件。 在步骤（a）之前，在高速蚀刻条件下，在蚀刻速度最高的区域蚀刻到蚀刻停止层之前，在转变蚀刻后的蚀刻工序（b）之后，进行步骤（a） 蚀刻速度随时间从高速蚀刻条件的蚀刻速度减小的条件。

公开(公告)号：WO2009041948A1

公开(公告)日：2009-04-02

申请号：PCT/US2007/020922

申请日：2007-09-28

Applicant: QUALCOMM MEMS TECHNOLOGIES, INC. ,  FLORES, Lucio ,  KOGUT, Lior ,  YAN, Xiaoming ,  SHENG-TZUNG, Huang ,  CHIA-WEI, Yang ,  YI-FAN, Su

Inventor： FLORES, Lucio ,  KOGUT, Lior ,  YAN, Xiaoming ,  SHENG-TZUNG, Huang ,  CHIA-WEI, Yang ,  YI-FAN, Su

IPC: B81C1/00

CPC classification number: B81C1/00476 ,  B81B2201/042 ,  B81C2201/0109 ,  B81C2201/0132 ,  B81C2201/0142

Abstract: A MEMS comprising a sacrificial structure, which comprises a faster etching portion and a slower etching portion, exhibits reduced damage to structural features when in forming a cavity in the MEMS by etching away the sacrificial structure. The differential etching rates mechanically decouple structural layers, thereby reducing stresses in the device during the etching process. Methods and systems are also provided.

Abstract translation: 包括较快蚀刻部分和较慢蚀刻部分的牺牲结构的MEMS在通过蚀刻掉牺牲结构而在MEMS中形成空腔时表现出对结构特征的减小的损害。 差分蚀刻速率机械地去耦合结构层，从而在蚀刻过程中减少器件中的应力。 还提供了方法和系统。

公开(公告)号：WO2009010391A1

公开(公告)日：2009-01-22

申请号：PCT/EP2008/058539

申请日：2008-07-02

Applicant: ROBERT BOSCH GMBH ,  BECKER, Volker ,  LAERMER, Franz ,  FUCHS, Tino ,  LEINENBACH, Christina

Inventor： BECKER, Volker ,  LAERMER, Franz ,  FUCHS, Tino ,  LEINENBACH, Christina

IPC: H01L21/3065 ,  H01L21/3213 ,  B81C1/00 ,  B01J19/08

CPC classification number: H01L21/3065 ,  B81C1/00531 ,  B81C1/00595 ,  B81C2201/0132 ,  B81C2201/0138 ,  H01L21/02019 ,  H01L21/30621 ,  H01L21/32135

Abstract: Die Erfindung betrifft ein Verfahren zum selektiven Ätzen einer SiGe-Mischhalbleiterschicht auf einem Silizium-Halbleitersubstrat durch trockenchemisches Ätzen der SiGe-Mischhalbleiterschicht mittels eines Ätzgases ausgewählt aus der Gruppe umfassend ClF 3 und/oder ClF 5 , wobei man dem Ätzgas ein Gas ausgewählt aus der Gruppe umfassend Cl 2 und/oder HCl zusetzt.

Abstract translation: 本发明涉及一种方法，用于通过从由ClF 3的组成的组中选择的蚀刻气体的装置选择性地蚀刻由SiGe混合半导体层的干式化学蚀刻的硅半导体衬底上的SiGe混合半导体层，和/或ClF5给蚀刻气体，从由氯气所组成的组中选择的气体 和/或加入HCl。

公开(公告)号：WO2008114252A2

公开(公告)日：2008-09-25

申请号：PCT/IL2008/000374

申请日：2008-03-18

Applicant: NANOPASS TECHNOLOGIES LTD ,  YESHURUN, Yehoshua

Inventor： YESHURUN, Yehoshua

IPC: H01L21/8242

CPC classification number: B81C1/00111 ,  A61M37/0015 ,  A61M2037/003 ,  A61M2037/0053 ,  B81B2201/055 ,  B81C2201/0132 ,  B81C2201/0133 ,  Y10T428/13

Abstract: A method for forming a hollow microneedle structure includes processing the front side of a wafer (10) to form at least one microneedle (30) projecting from a substrate with a first part (18) of a through-bore, formed by a dry etching process, passing through the microneedle and through a part of a thickness of the substrate. The backside of the wafer (10) is also processed to form a second part (16) of the through-bore by a wet etching process.

Abstract translation: 一种用于形成中空微针结构的方法包括处理晶片（10）的前侧以形成至少一个从基板突出的微针（30），所述微针具有通过干蚀刻形成的通孔的第一部分（18） 过程中，穿过微针并穿过衬底的厚度的一部分。 晶片（10）的背面也被处理以通过湿蚀刻工艺形成通孔的第二部分（16）。