中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

413 records (took 0.022 seconds)

    COMPARE AND REPLACE DAT TABLE ENTRY
    183.
    发明专利
    COMPARE AND REPLACE DAT TABLE ENTRY 未知

    公开(公告)号：CA2874186C

    公开(公告)日：2020-09-22

    申请号：CA2874186

    申请日：2012-11-26

    Applicant: IBM

    Inventor： GREINER DAN ,  ROGERS ROBERT

    IPC: G06F9/34 ,  G06F9/355

    Abstract: A first and a second operand are compared. If they are equal, the contents of register R1 + 1 are stored at the second-operand location, and the specified CPU or CPUs in the configuration are cleared of all TLB table entries of the designated type formed through the use of the replaced entry in storage, and all lower-level TLB table entries formed through the use of the cleared higher-level TLB table entries. A valid DAT table entry is replaced with a new entry, and the Translation Lookaside Buffer (TLB) is purged of any copies of (at least) the single entry on all CPUs in the configuration. If the first and second operands are unequal, the second operand is loaded at the first-operand location. The comparison result is indicated by the condition code. A method, system and a computer program product are provided.

    TRANSACTION DIAGNOSTIC BLOCK
    185.
    发明专利
    TRANSACTION DIAGNOSTIC BLOCK 未知

    公开(公告)号：CA2874175C

    公开(公告)日：2020-04-14

    申请号：CA2874175

    申请日：2012-11-22

    Applicant: IBM

    Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  MITRAN MARCEL

    IPC: G06F11/00 ,  G06F9/46

    Abstract: When an abort of a transaction occurs in a computer system, a determination is made as to whether diagnostic information is to be stored in one or more transaction diagnostic blocks (TDBs). There are different types of transaction diagnostic blocks to accept diagnostic information depending on the type of abort and other considerations. As examples, there are a program-specified TDB in which information is stored if a valid TDB address is provided in a transaction begin instruction; a program interruption TDB, which is stored into when the program is aborted due to an interruption; and a program interception TDB, which is stored into when an abort results in an interception.

    COMPARE AND REPLACE DAT TABLE ENTRY
    188.
    发明专利
    COMPARE AND REPLACE DAT TABLE ENTRY 未知

    公开(公告)号：ZA201408136B

    公开(公告)日：2020-02-26

    申请号：ZA201408136

    申请日：2014-11-06

    Applicant: IBM

    Inventor： GREINER DAN ,  ROGERS ROBERT

    Abstract: A first and a second operand are compared. If they are equal, the contents of register R1+1 are stored at the second-operand location, and the specified CPU or CPUs in the configuration are cleared of all TLB table entries of the designated type formed through the use of the replaced entry in storage, and all lower-level TLB table entries formed through the use of the cleared higher-level TLB table entries. A valid DAT table entry is replaced with a new entry, and the Translation Lookaside Buffer (TLB) is purged of any copies of (at least) the single entry on all CPUs in the configuration. If the first and second operands are unequal, the second operand is loaded at the first-operand location. The comparison result is indicated by the condition code. A method, system and a computer program product are provided.

    Procesamiento transaccional
    189.
    发明专利
    Procesamiento transaccional 未知

    公开(公告)号：ES2727124T3

    公开(公告)日：2019-10-14

    申请号：ES13804476

    申请日：2013-06-12

    Applicant: IBM

    Inventor： GREINER DAN ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY

    IPC: G06F9/46 ,  G06F9/30 ,  G06F9/38

    Abstract: Un método de controlar la ejecución de una transacción en un entorno informático, comprendiendo el método los pasos de: Iniciar, mediante un procesador, la ejecución de una transacción en un modo de transacción a través de una instrucción de inicio de transacción, la instrucción de inicio de transacción para iniciar cualquiera de entre un primer tipo de transacción o un segundo tipo de transacción, comprendiendo la transacción una pluralidad de instrucciones a ser ejecutadas, e indicando de manera explícita la instrucción de inicio de transacción mediante un campo en la instrucción de inicio de transacción que se ha iniciado el primer tipo de transacción o el segundo tipo de transacción; en base a que la transacción sea el segundo tipo de transacción, la ejecución fija un código de condición a un primer valor, en base a estar en el modo de transacción, retrasar de manera efectiva las confirmaciones de almacenamiento transaccionales a la memoria principal hasta la finalización de la transacción seleccionada; en base a una cancelación de transacción, determinar el tipo de transacción iniciada, siendo el tipo de transacción el primer tipo de transacción o el segundo tipo de transacción, y estando la determinación basada en el campo de la instrucción de inicio de transacción; en base a una cancelación de transacción y a que la transacción sea del primer tipo de transacción, reanudar la ejecución en la instrucción de inicio de transacción; y en base a una cancelación de transacción y a que la transacción sea del segundo tipo de transacción, fijar el código de condición a un segundo valor, en donde el segundo valor indica la siguiente instrucción secuencial · que sigue a la instrucción de inicio de transacción · que está recibiendo el control desde la cancelación, y reanudar la ejecución en la siguiente instrucción secuencial que sigue directamente a la instrucción de inicio de transacción en el orden de programa; en donde el primer tipo de transacción es una transacción restringida que tiene una pluralidad de restricciones asociadas y se define para completarse de manera exitosa si se siguen la pluralidad de restricciones, y la instrucción de inicio de transacción es una instrucción restringida de inicio de transacción, y en donde la pluralidad de restricciones asociadas con la transacción restringida incluyen: sólo un subconjunto de instrucciones está disponible para su inclusión en la transacción restringida; la transacción restringida se limita a un número predeterminado de instrucciones a ser ejecutadas en la transacción restringida, siendo el número predeterminado de instrucciones no más de 32 instrucciones, no incluyendo instrucciones de inicio de transacción y de fin de transacción; las instrucciones en la transacción restringida han de estar dentro de los 256 bytes contiguos de almacenamiento; los operandos de almacenamiento del acceso de transacción restringida ser no más de 4 palabras óctuples; y la transacción restringida se limita a un único nivel de anidación, y en donde el segundo tipo de transacción es una transacción no restringida, la transacción no restringida no limitada por la pluralidad de restricciones asociadas con la transacción restringida.

Patent Agency Ranking