-
公开(公告)号:AU2013276133B2
公开(公告)日:2016-06-30
申请号:AU2013276133
申请日:2013-06-12
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY
IPC: G06F9/46
Abstract: A transaction is initiated via a transaction begin instruction. During execution of the transaction, the transaction may abort. If the transaction aborts, a determination is made as to the type of transaction. Based on the transaction being a first type of transaction, resuming execution at the transaction begin instruction, and based on the transaction being a second type, resuming execution at an instruction following the transaction begin instruction. Regardless of transaction type, resuming execution includes restoring one or more registers specified in the transaction begin instruction and discarding transactional stores. For one type of transaction, the nonconstrained transaction, the resuming includes storing information in a transaction diagnostic block.
-
公开(公告)号:AU2012382780B2
公开(公告)日:2016-06-23
申请号:AU2012382780
申请日:2012-11-26
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , JACOBI CHRISTIAN , RELSON PETER JEREMY , PHILLEY RANDALL WILLIAM
IPC: G06F12/00
Abstract: An operation is provided to signal a processor that action is to be taken to facilitate execution of a transaction that has aborted one or more times. The operation is specified within an instruction or is itself an instruction. The instruction is executed based on detecting an abort of the transactions, and includes a field indicating how many times the transaction has aborted. The processor uses this information to determine what action is to be taken.
-
183.
公开(公告)号:AU2012373734B2
公开(公告)日:2016-06-02
申请号:AU2012373734
申请日:2012-11-15
Applicant: IBM
Inventor: BRADBURY JONATHAN DAVID , GSCHWIND MICHAEL KARL , SLEGEL TIMOTHY , SCHWARZ ERIC MARK , JACOBI CHRISTIAN
IPC: G06F12/10
Abstract: A Load to Block Boundary instruction is provided that loads a variable number of bytes of data into a register while ensuring that a specified memory boundary is not crossed. The boundary may be specified a number of ways, including, but not limited to, a variable value in the instruction text, a fixed instruction text value encoded in the opcode, or a register based boundary.
-
公开(公告)号:ZA201406611B
公开(公告)日:2016-05-25
申请号:ZA201406611
申请日:2014-09-09
Applicant: IBM
Inventor: SLEGEL TIMOTHY , GSCHWIND MICHAEL KARL , JACOB CHRISTIAN , SCHWARZ ERIC MARK , BRADBURY JONATHAN DAVID
Abstract: A Load Count to Block Boundary instruction is provided that provides a distance from a specified memory address to a specified memory boundary. The memory boundary is a boundary that is not to be crossed in loading data. The boundary may be specified a number of ways, including, but not limited to, a variable value in the instruction text, a fixed instruction text value encoded in the opcode, or a register based boundary; or it may be dynamically determined.
-
公开(公告)号:AU2012360180B2
公开(公告)日:2016-04-07
申请号:AU2012360180
申请日:2012-11-13
Applicant: IBM
Inventor: CARLOUGH STEVEN , SCHWARZ ERIC MARK , SLEGEL TIMOTHY , GAINEY JR CHARLES , MITRAN MARCEL , COPELAND REID
IPC: G06F9/30
Abstract: Machine instructions, referred to herein as a long Convert from Zoned instruction (CDZT) and extended Convert from Zoned instruction (CXZT), are provided that read EBCDIC or ASCII data from memory, convert it to the appropriate decimal floating point format, and write it to a target floating point register or floating point register pair. Further, machine instructions, referred to herein as a long Convert to Zoned instruction (CZDT) and extended Convert to Zoned instruction (CZXT), are provided that convert a decimal floating point (DFP) operand in a source floating point register or floating point register pair to EBCDIC or ASCII data and store it to a target memory location.
-
公开(公告)号:CY1112694T1
公开(公告)日:2016-02-10
申请号:CY121100375
申请日:2012-04-20
Applicant: IBM
Inventor: GREINER DAN , GAINEY JR CHARLES , HELLER LISA , OSISEK DAMIAN , SLEGEL TIMOTHY , SITTMANN III GUSTAV
Abstract: Αποκαλύπτεταιμίαλειτουργίαδιαχείρισηςπλαισίουορισμούκλειδιούκαιεκκαθάρισηςπουορίζεταιγιαμίααρχιτεκτονικήμηχανήςενόςσυστήματοςυπολογιστή. Σεμίαμορφήπραγματοποίησης, λαμβάνεταιμίαεντολήμηχανής, ηοποίαταυτοποιείένανπρώτοκαιένανδεύτερογενικόκαταχωρητή. Απότονπρώτογενικόκαταχωρητή, λαμβάνεταιέναπεδίομεγέθουςπλαισίου, τοοποίοδείχνειανέναπλαίσιοαποθήκευσηςείναιένααπόέναμικρόμπλοκή έναμεγάλομπλοκδεδομένων. Απότονδεύτερογενικόκαταχωρητήλαμβάνεταιμίαδιεύθυνσητελεστέουενόςπλαισίουαποθήκευσης, μετοοποίοπρέπειναεκτελεσθείη εντολή. Αντοπλαίσιοαποθήκευσηςείναιέναμικρόμπλοκ, ηεντολήεκτελείταιμόνοστομικρόμπλοκ. Αντοδεικνυόμενοπλαίσιοαποθήκευσηςείναιέναμεγάλομπλοκδεδομένων, λαμβάνεταιαπότονδεύτερογενικόκαταχωρητήμίαδιεύθυνσητελεστέουενόςαρχικούπρώτουμπλοκδεδομένωνεντόςτουμεγάλουμπλοκδεδομένων. Ηεντολήδιαχείρισηςπλαισίουεκτελείταισεόλαταμπλοκ, ταοποίαξεκινούναπότοαρχικόπρώτομπλοκ.
-
公开(公告)号:ES2552175T3
公开(公告)日:2015-11-26
申请号:ES13761350
申请日:2013-03-07
Applicant: IBM
Inventor: BRADBURY JONATHAN DAVID , SLEGEL TIMOTHY , SCHWARZ ERIC MARK , GSCHWIND MICHAEL KARL
Abstract: Un método para ejecutar una instrucción máquina en una unidad central de proceso que comprende los pasos de: obtener, mediante un procesador, una instrucción máquina (310) para ejecución, la instrucción máquina que se define para ejecución de ordenador según una arquitectura de ordenador, la instrucción máquina que comprende: al menos un campo de código de operación (302a, 302b) para proporcionar un código de operación, el código de operación que identifica una operación Encontrar Elemento Igual de Vector; un campo de extensión (314) a ser usado en la designación de uno o más registros; un primer campo de registro (304) combinado con una primera parte del campo de extensión (314) para designar un primer registro, el primer registro que comprende un primer operando, el primer operando que es un operando de vector que comprende un número predefinido de elementos; un segundo campo de registro (306) combinado con una segunda parte del campo de extensión (314) para designar un segundo registro, el segundo registro que comprende un segundo operando, el segundo operando que es un operando de vector que comprende un número predefinido de elementos; un tercer campo de registro (308) combinado con una tercera parte del campo de extensión (314) para designar un tercer registro, el tercer registro que comprende un tercer operando, el tercer operando que es un operando de vector que comprende un número predefinido de elementos; un campo de máscara (310), el campo de máscara que comprende uno o más controles a ser usados durante la ejecución de la instrucción máquina; y ejecutar la instrucción máquina, caracterizada por la ejecución que comprende: determinar si el campo de máscara incluye un control de elemento cero fijado para indicar una búsqueda de un vector para un elemento cero (400); basado en el campo de máscara que incluye el control de elemento cero fijado para indicar la búsqueda del vector para un elemento cero (402), buscar el segundo operando para un elemento cero (402), la búsqueda que proporciona un índice nulo (403), el índice nulo que incluye uno de un índice de un elemento cero encontrado en la búsqueda o un tamaño del vector si no se encuentra un elemento cero; comparar cada elemento del segundo operando con cada elemento del tercer operando en paralelo (404), por igualdad, la comparación que proporciona un índice de comparación (410, 412), el índice de comparación que se basa en una dirección de la búsqueda (408) y un tamaño de los elementos del vector y que incluye uno de un índice de un elemento igual en base a la comparación que encuentra un elemento igual o un tamaño del vector en base a la comparación que encuentra elementos no iguales; y proporcionar un resultado (416, 418), el resultado basado en si se realizó (414) la búsqueda para el elemento cero, en donde el resultado incluye uno de: en base a no realizar la búsqueda del elemento cero (414), el resultado incluye el índice de comparación (416); o en base a realizar la búsqueda del elemento cero (414), el resultado incluye un mínimo del índice de comparación o el índice nulo (418).
-
公开(公告)号:CA2940990A1
公开(公告)日:2015-10-01
申请号:CA2940990
申请日:2015-03-16
Applicant: IBM
Inventor: GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY CHARLES JR
IPC: G06F9/46
Abstract: A computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. A multithreading facility is configured to control utilization of the configuration to perform a method that includes accessing the primary thread in the ST mode using a core address value and switching from the ST mode to the MT mode. The primary thread or one of the one or more secondary threads is accessed in the MT mode using an expanded address value, where the expanded address value includes the core address value concatenated with a thread address value.
-
公开(公告)号:GB2524440A
公开(公告)日:2015-09-23
申请号:GB201513183
申请日:2013-12-11
Applicant: IBM
IPC: G06F9/30
Abstract: A Vector Generate Mask instruction. For each element in the first operand, a bit mask is generated. The mask includes bits set to a selected value starting at a position specified by a first field of the instruction and ending at a position specified by a second field of the instruction.
-
公开(公告)号:CA2940915A1
公开(公告)日:2015-09-17
申请号:CA2940915
申请日:2015-03-11
Applicant: IBM
Inventor: SCHWARZ ERIC MARK , BUSABA FADI YUSUF , GSCHWIND MICHAEL KARL , SLEGEL TIMOTHY , SALAPURA VALENTINA , JACOBI CHRISTIAN , CAIN HAROLD WADE III
IPC: G06F9/46 , G06F12/0815
Abstract: Embodiments relate to implementing a coherence protocol. An aspect includes sending a request for data to a remote processor and receiving by a processor a response from the remote processor. The response has a transaction status of a remote transaction on the remote processor. The processor adds the transaction status of the remote transaction on the remote processor in a local transaction interference tracking table.
-
-
-
-
-
-
-
-
-