公开(公告)号：CN114631145A

公开(公告)日：2022-06-14

申请号：CN202080076080.2

申请日：2020-08-26

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  池田隆之 ,  国武宽司

IPC: G11C11/404 ,  G11C11/405 ,  G06F13/16 ,  G06F12/06

Abstract: 提供一种电路面积小且功耗低的信息装置。信息处理装置包括NAND型存储部及控制器。此外，存储部包括不同块的第一串及第二串。第一串包括第一存储单元，第二串包括第二存储单元。控制器接收第一数据及包含写入第一数据的指令的信号来对第一存储单元写入第一数据。然后，控制器从第一存储单元读出第一数据来对第二存储单元写入第一数据。

公开(公告)号：CN119856581A

公开(公告)日：2025-04-18

申请号：CN202380062673.7

申请日：2023-08-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  国武宽司 ,  松崎隆德

IPC: H10B12/00 ,  H10B41/70 ,  H01L25/07 ,  H10B80/00 ,  H10D84/03 ,  H10D84/00 ,  H10D84/40 ,  H10D84/83 ,  H10D30/68 ,  H10D30/69 ,  H10D30/67 ,  H10D30/01

Abstract: 提供一种能够实现微型化或高集成化的存储装置。存储装置包括存储单元、第一绝缘体及第二绝缘体。存储单元包括电容元件及电容元件上的晶体管。电容元件包括第二导电体、第二导电体上的第三绝缘体及第三绝缘体上的第三导电体。设置在第一绝缘体中的开口部配置有第二导电体、第三绝缘体及第三导电体各自的一部分。晶体管包括第三导电体、第二绝缘体上的第四导电体、氧化物半导体、氧化物半导体上的第四绝缘体及第四绝缘体上的第五导电体。设置在第二绝缘体及第四导电体中的开口部配置有氧化物半导体的一部分。氧化物半导体具有与第三导电体的顶面接触的区域、与第四导电体的侧面接触的区域及与第四导电体的顶面的一部分接触的区域。氧化物半导体具有叠层结构。

公开(公告)号：CN119769186A

公开(公告)日：2025-04-04

申请号：CN202380061311.6

申请日：2023-08-10

Applicant: 株式会社半导体能源研究所

Inventor： 国武宽司 ,  松崎隆德 ,  山崎舜平

IPC: H10B12/00 ,  H01L21/205 ,  H01L21/316 ,  H10D84/03 ,  H10D84/83 ,  H10D30/67 ,  H10B53/30

Abstract: 提供一种能够实现微型化或高集成化的存储装置。存储装置包括存储单元以及第一绝缘体。存储单元包括电容器以及电容器上的晶体管。电容器包括第一导电体、第一导电体上的第二绝缘体以及第二绝缘体上的第二导电体。第一绝缘体配置在第二导电体上。晶体管包括第二导电体、第一绝缘体上的第三导电体、氧化物半导体、氧化物半导体上的第三绝缘体以及第三绝缘体上的第四导电体。在第一绝缘体以及第三导电体中设置到达第二导电体的开口部。氧化物半导体的一部分配置在开口部中。氧化物半导体具有与第二导电体的顶面接触的区域、与第三导电体的侧面接触的区域以及与第三导电体的顶面的一部分接触的区域。位于开口部的第一绝缘体的侧面与第一导电体的顶面所形成的角度为45度以上且小于90度。

公开(公告)号：CN119732198A

公开(公告)日：2025-03-28

申请号：CN202380059256.7

申请日：2023-08-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  国武宽司 ,  松崎隆德

IPC: H10B12/00 ,  H10D84/03 ,  H10D84/00 ,  H10D84/40 ,  H10D30/67 ,  H10D30/68 ,  H10D30/69 ,  H10B41/70 ,  H10D30/60

Abstract: 提供一种可微型化或可高集成化的存储装置。该存储装置包括：衬底上的第一绝缘体；覆盖第一绝缘体的氧化物半导体；氧化物半导体上的第一导电体及第二导电体；第一导电体上的第二绝缘体；第二导电体上的第三绝缘体；第二绝缘体上的第三导电体；第三绝缘体上的第四导电体；配置在第三导电体及第四导电体上且具有重叠于第一导电体、第二绝缘体及第三导电体与第二导电体、第三绝缘体及第四导电体间的区域的第一开口的第四绝缘体；以及配置在第一开口内且配置在氧化物半导体上的第五绝缘体；在第一开口内配置在第五绝缘体上的第五导电体；配置在形成于第四绝缘体中的第二开口内且接触于第三导电体的顶面的第六导电体；以及配置在形成于第四绝缘体、第三绝缘体及第四导电体中的第三开口内且接触于第二导电体的顶面的第七导电体。其中，第一绝缘体的高度比第一绝缘体的宽度长。

公开(公告)号：CN119096713A

公开(公告)日：2024-12-06

申请号：CN202380036068.2

申请日：2023-04-14

Applicant: 株式会社半导体能源研究所

Inventor： 大贯达也 ,  国武宽司 ,  中岛基

IPC: H10B12/00 ,  H01L29/786 ,  H10B43/23 ,  H10B99/00

Abstract: 提供一种能够实现微型化或高集成化的半导体装置。半导体装置包括第一导电体、第一导电体上方的第二导电体、与第二导电体的顶面接触的第三导电体、第三导电体上方的第四导电体、第二导电体及第四导电体上方的第五导电体、第一及第二氧化物、第四及第五绝缘体。第四绝缘体及第一氧化物配置在第四导电体等中的第一开口的内侧，第一氧化物具有隔着第四绝缘体与第四导电体相对的区域、与第三导电体的顶面接触的区域以及与第五导电体的底面接触的区域。第五绝缘体及第二氧化物配置在第二导电体等中的第二开口的内侧，第二氧化物具有隔着第五绝缘体与第二导电体相对的区域、与第一导电体的顶面接触的区域以及与第五导电体的底面接触的区域。

公开(公告)号：CN119031706A

公开(公告)日：2024-11-26

申请号：CN202410637530.0

申请日：2024-05-22

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  井坂史人 ,  佐藤优一 ,  大野敏和 ,  国武宽司 ,  村川努

IPC: H10B12/00

Abstract: 提供一种电特性良好的晶体管。提供一种通态电流大的晶体管。提供一种寄生电容小的晶体管。提供一种能够实现微型化或高集成化的晶体管、半导体装置或存储装置。晶体管包括第一导电层、第二导电层、半导体层、半导体层上的栅极绝缘层及栅极绝缘层上的栅电极，第一绝缘层位于第一导电层与第二导电层之间，第二导电层位于第一绝缘层上，第一绝缘层及第二导电层具有到达第一导电层的开口部，半导体层与开口部的侧壁接触，半导体层包括第一氧化物层及第二氧化物层，第一氧化物层具有第一区域及第二区域，第二氧化物层位于第一区域与第二区域之间。

公开(公告)号：CN118749229A

公开(公告)日：2024-10-08

申请号：CN202380019144.9

申请日：2023-01-20

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大贯达也 ,  加藤清 ,  国武宽司 ,  方堂凉太

IPC: H10B12/00 ,  H01L21/768 ,  H01L21/8234 ,  H01L23/522 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  H10B41/70

Abstract: 本发明的一个方式提供一种能够实现微型化或高集成化的半导体装置。本发明的一个方式是一种半导体装置，在绝缘表面上包括：第一晶体管；以及第二晶体管，其中，第一晶体管和第二晶体管共同使用金属氧化物和金属氧化物上的第一导电体，第一晶体管包括金属氧化物上的第二导电体及第一绝缘体以及第一绝缘体上的第三导电体，第二晶体管包括金属氧化物上的第四导电体及第二绝缘体以及第二绝缘体上的第五导电体，第一绝缘体位于第一导电体与第二导电体之间的区域，金属氧化物与第三导电体隔着第一绝缘体重叠，第二绝缘体位于第一导电体与第四导电体之间的区域，并且，金属氧化物与第五导电体隔着第二绝缘体重叠。

公开(公告)号：CN118613922A

公开(公告)日：2024-09-06

申请号：CN202380018983.9

申请日：2023-02-03

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大贯达也 ,  国武宽司 ,  方堂凉太

IPC: H01L29/786 ,  H01L21/336 ,  H10B12/00 ,  H10B41/70 ,  H10B99/00

Abstract: 提供一种可进行微型化或高集成化的半导体装置。该半导体装置，包括：第一导电体、第二导电体、第一绝缘体、第一绝缘体上的第一晶体管、第一晶体管上的第二绝缘体。第一晶体管包括第一金属氧化物、分别与第一金属氧化物电连接的第三导电体及第四导电体、第一金属氧化物上的第三绝缘体、第三绝缘体上的第五导电体。第五导电体的顶面包括与第二绝缘体接触的区域。第一导电体包括位于第一绝缘体的开口的内侧的部分、与第三导电体的侧面接触的区域、位于第二绝缘体的开口的内侧的部分。第二导电体包括与第四导电体的顶面接触的区域、位于第二绝缘体的开口的内侧的部分。第一导电体的顶面高度与第二导电体的顶面高度一致或大致一致。

公开(公告)号：CN111788697B

公开(公告)日：2024-06-28

申请号：CN201980016069.4

申请日：2019-02-21

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  加藤清 ,  热海知昭 ,  长塚修平 ,  国武宽司 ,  塚本阳子

IPC: H01L29/786 ,  G09F9/30 ,  H01L21/336 ,  H01L21/82 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H10B41/00 ,  H10B43/00

Abstract: 提供一种抑制特性波动、元件劣化、形状异常或导致绝缘击穿的带电现象的半导体装置。一种半导体装置，在同一平面上包括：第一区域；以及第二区域，其中，第一区域包括晶体管，第二区域包括伪晶体管，晶体管包括第一布线层、配置在第一布线层的上方的包含氧化物的半导体层、配置在半导体层的上方的第二布线层及配置在第二布线层的上方的第三布线层，并且，伪晶体管的面积与选自第一布线层、第二布线层、半导体层及第三布线层中之一个或多个相同。

公开(公告)号：CN117321761A

公开(公告)日：2023-12-29

申请号：CN202280034038.3

申请日：2022-04-26

Applicant: 株式会社半导体能源研究所

Inventor： 松崎隆德 ,  冈本佑树 ,  大贯达也 ,  国武宽司

IPC: H01L25/065 ,  H10B80/00

Abstract: 提供一种具有新颖结构的半导体装置。该半导体装置包括：设置有具有驱动第一存储单元的功能的第一外围电路的第一衬底；以及包括第二衬底及具有第一存储单元的第一元件层的第一存储单元层。第一存储单元包括第一晶体管及第一电容器。第一晶体管包括沟道形成区域中含有金属氧化物的半导体层。第一存储单元层在垂直或大致垂直于第一衬底的表面的方向上层叠设置于第一衬底上。第二衬底包括用来进行第一存储单元中的数据写入或读出的电路。第一外围电路与第一存储单元通过设置在第二衬底及第一元件层中的第一贯通电极电连接。