-
公开(公告)号：CN113167821B
公开(公告)日：2024-04-19
申请号：CN201980077052.X
申请日：2019-11-11
Applicant: 株式会社半导体能源研究所
IPC: G01R19/165 , H01L21/8234 , H01L27/088 , H01L29/786 , G01R31/36 , H02J7/00 , G01R31/50
Abstract: 提供一种能够检测出二次电池的微短路的半导体装置。半导体装置包括第一源极跟随器、第二源极跟随器、晶体管、电容器及比较器。半导体装置被供应二次电池的负极电位及正极电位，第一源极跟随器被输入第一电位，第二源极跟随器被输入第二电位。晶体管的栅极被输入控制晶体管的导通状态的信号，进行与二次电池的正极‑负极间的电位关联的第一源极跟随器的输出电位的采样。比较器通过对比被采样电位和第二源极跟随器的输出电位，也可以应对充放电引起正极和负极间的电位的变动的二次电池。
-
公开(公告)号：CN117529770A
公开(公告)日：2024-02-06
申请号：CN202280043744.4
申请日：2022-06-23
Applicant: 株式会社半导体能源研究所
IPC: G09G3/3233
Abstract: 本发明涉及一种半导体装置及半导体装置的驱动方法，该半导体装置包括第一及第二晶体管、第一至第五开关、第一至第三电容器以及显示元件，其中，第一晶体管(M2)包括背栅极，第一晶体管的栅极与第一开关(M1)电连接，在第一晶体管的栅极与第一晶体管的源极之间包括第二开关(M3)及第一电容器(C1)，第一晶体管的背栅极与第三开关(M4)电连接，在第一晶体管的背栅极与第一晶体管的源极之间包括第二电容器(C2)，第一晶体管的源极与第四开关(M6)及第二晶体管(M5)的漏极电连接，第二晶体管的栅极与第五开关(M7)电连接，在第二晶体管的栅极与第二晶体管的源极之间包括第三电容器(C3)，并且，第二晶体管的源极与显示元件(61)电连接。
-
公开(公告)号：CN117203696A
公开(公告)日：2023-12-08
申请号：CN202280028422.2
申请日：2022-04-01
Applicant: 株式会社半导体能源研究所
IPC: G09G3/3233
Abstract: 提供一种新颖的显示装置。一种显示装置，该显示装置包括具有驱动电路的第一层、具有多个像素电路的第二层及具有多个发光元件的第三层，在第一层上设置第二层，在第二层上设置第三层，在驱动电路与多个像素电路之间设置导电层。驱动电路具有控制多个像素电路的工作的功能。多个像素电路之一与多个发光元件之一电连接。像素电路具有控制发光元件的发光亮度的功能。
-
公开(公告)号：CN116601707A
公开(公告)日：2023-08-15
申请号：CN202180068830.6
申请日：2021-10-12
Applicant: 株式会社半导体能源研究所
IPC: G11C11/22
Abstract: 提供一种能够以高精度读出数据的半导体装置。该半导体装置包括第一及第二存储单元以及开关，第一存储单元包括第一及第二晶体管以及第一电容器，第二存储单元包括第三及第四晶体管以及第二电容器。第一及第二电容器在一对电极间包括铁电体层。第一晶体管的源极及漏极中的一个与第二晶体管的栅极电连接，第二晶体管的栅极与第一电容器的一个电极电连接。第三晶体管的源极及漏极中的一个与第四晶体管的栅极电连接，第四晶体管的栅极与第二电容器的一个电极电连接。第一晶体管的源极及漏极中的另一个与第三晶体管的源极及漏极中的另一个通过开关电连接。
-
公开(公告)号：CN113330552A
公开(公告)日：2021-08-31
申请号：CN201980089579.4
申请日：2019-11-19
Applicant: 株式会社半导体能源研究所
IPC: H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242 , H01L27/108 , H01L29/786
Abstract: 提供一种新颖结构的半导体装置。半导体装置包括：包括第一存储单元的第一元件层；包括第二存储单元的第二元件层；以及包括驱动电路的硅衬底。第一元件层设置在硅衬底和第二元件层之间。第一存储单元包括第一晶体管及第一电容器。第二存储单元包括第二晶体管及第二电容器。第一晶体管的源极和漏极中的一个及第二晶体管的源极和漏极中的一个分别与用来电连接到驱动电路的布线电连接。布线接触于第一晶体管所包括的第一半导体层及第二晶体管所包括的第二半导体层，并且设置在相对于硅衬底的表面的垂直方向或大致垂直方向上。
-
Patent Agency Ranking
公开(公告)号：CN113167821A
公开(公告)日：2021-07-23
申请号：CN201980077052.X
申请日：2019-11-11
Applicant: 株式会社半导体能源研究所
IPC: G01R19/165 , H01L21/8234 , H01L27/088 , H01L29/786 , G01R31/36 , H02J7/00 , G01R31/50
Abstract: 提供一种能够检测出二次电池的微短路的半导体装置。半导体装置包括第一源极跟随器、第二源极跟随器、晶体管、电容器及比较器。半导体装置被供应二次电池的负极电位及正极电位，第一源极跟随器被输入第一电位，第二源极跟随器被输入第二电位。晶体管的栅极被输入控制晶体管的导通状态的信号，进行与二次电池的正极‑负极间的电位关联的第一源极跟随器的输出电位的采样。比较器通过对比被采样电位和第二源极跟随器的输出电位，也可以应对充放电引起正极和负极间的电位的变动的二次电池。
-
公开(公告)号：CN119586340A
公开(公告)日：2025-03-07
申请号：CN202380055078.0
申请日：2023-07-20
Applicant: 株式会社半导体能源研究所
IPC: H10B12/00 , G11C5/04 , G11C11/405 , H10D30/01 , H10D84/03 , H10D84/80 , H10D84/83 , H10D30/67 , H10D30/68 , H10D30/69 , H10B10/10 , H10B41/70 , H10B63/00 , H10B63/10 , H10B99/00 , H10N70/00 , H10N99/00
Abstract: 提供一种存取速度快的半导体装置。半导体装置包括第一存储层、第二存储层以及电路层。第一存储层包括多个第一存储电路，第二存储层包括第二存储电路，电路层包括选择器。选择器包括多个输入端子及输出端子。第一存储层位于电路层的下方，第二存储层位于电路层的上方。多个第一存储电路都与多个输入端子电连接，第二存储电路与输出端子电连接。选择器具有使选自多个输入端子中的一个与选择器的输出端子间成为导通状态的功能。另外，半导体装置具有将从第二存储电路读出的数据通过选择器写入到第一存储电路的功能。
-
公开(公告)号：CN118251715A
公开(公告)日：2024-06-25
申请号：CN202280074192.3
申请日：2022-10-31
Applicant: 株式会社半导体能源研究所
IPC: G09G3/3275 , G09F9/00 , G09F9/30 , G09G3/20 , G09G3/3225 , G09G3/3233 , G09G3/3266 , G09G5/00
Abstract: 本发明的目的是提供一种减少图像数据传送量且保持高显示品质的显示装置。显示装置(DP)包括显示部(DIS)、发光部(SHB)及受光部(SJB)。显示部包括彼此重叠的第一显示区域(ALP)及第一电路区域。此外，第一显示区域包括多个第一显示像素，第一电路区域包括第一驱动电路(DRV)。第一驱动电路通过第一显示区域上延伸的多个第一布线电连接到多个第一显示像素。发光部具有发射第一光的功能，受光部具有检测由于将第一光照射到拍摄对象而反射的第二光的功能及根据第二光生成信息的功能。第一驱动电路具有根据该信息对多个第一布线分别发送多个图像信号或者对多个第一布线中连续相邻的两个以上的布线发送同一图像信号的功能。
-
公开(公告)号：CN117956789A
公开(公告)日：2024-04-30
申请号：CN202311344804.9
申请日：2023-10-17
Applicant: 株式会社半导体能源研究所
IPC: H10B12/00
Abstract: 提供一种能够高集成化的存储装置。一种存储单元包括第一晶体管及第二晶体管的存储装置，作为两个晶体管使用设置在绝缘层中的开口部的侧面具有沟道形成区域的占有面积小的纵向晶体管。存储单元包括具有第一晶体管的栅电极的功能及第二晶体管的源电极和漏电极中的一个功能的导电体。存储单元被交错配置，因此可以实现集成度高的存储装置。
-
公开(公告)号：CN117678345A
公开(公告)日：2024-03-08
申请号：CN202280049793.9
申请日：2022-07-08
Applicant: 株式会社半导体能源研究所
IPC: H10K59/12 , H10K59/121 , H01L29/786 , G09G3/3233
Abstract: 提供一种制造成品率高的半导体装置。一种包括多个子像素的半导体装置。子像素包括第一晶体管、第二晶体管、第一电容元件至第三电容元件、第一绝缘层及布线。第一电容元件至第三电容元件分别包括第一导电层、第二导电层及第一导电层与第二导电层夹持的第二绝缘层。第一绝缘层设置在第一晶体管及第二晶体管上。第一电容元件至第三电容元件的第一导电层及布线都设置在第一绝缘层上。在俯视时，相对于子像素的面积的第一电容元件至第三电容元件的第一导电层及布线的总面积的比率为百分之15以上。第二电容元件的第一导电层的面积及第三电容元件的第一导电层的面积都为第一电容元件的第一导电层的面积的2倍以上。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.046 seconds)
