-
公开(公告)号：CN119767752A
公开(公告)日：2025-04-04
申请号：CN202411344225.9
申请日：2024-09-25
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及其制造方法。提供抑制光劣化的半导体装置。半导体装置包含：栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有多晶结构的氧化物半导体层；氧化物半导体层上的源电极及漏电极；和覆盖源电极及漏电极、且与氧化物半导体层相接的层间绝缘层，S值为1.5V/dec以上2.5V/dec以下。氧化物半导体层包含：与源电极及漏电极中的一者重叠的第1区域；和与层间绝缘层相接的第2区域，第1区域的膜厚与第2区域的膜厚之差可以为5nm以下。
-
公开(公告)号：CN113355634B
公开(公告)日：2023-12-26
申请号：CN202110196113.3
申请日：2021-02-22
Applicant: 株式会社日本显示器
Abstract: 本发明提供一种蒸镀掩模单元的制作方法。该方法包含：形成具有多个开口的蒸镀掩模的步骤；将具有光固化性树脂膜和保护膜的抗蚀剂膜，以由蒸镀掩模和保护膜夹着光固化性树脂膜，且光固化性树脂膜覆盖多个开口的方式配置在蒸镀掩模上的步骤；隔着保护膜对光固化性树脂膜实施第一曝光的步骤；去除保护膜的步骤；在去除了保护膜之后，对光固化性树脂膜实施第二曝光的步骤；通过使光固化性树脂膜显影来形成多个抗蚀剂掩模的步骤；将具有至少一个窗的支承架以与蒸镀掩模接触的方式配置在蒸镀掩模上的步骤；和使用镀敷法形成用于将支承架固定于蒸镀掩模的连接部的步骤。根据本发明，能够以高成品率或低成本地制造蒸镀掩模单元。
-
公开(公告)号：CN115537721A
公开(公告)日：2022-12-30
申请号：CN202210697334.3
申请日：2022-06-20
Applicant: 株式会社日本显示器
Abstract: 本发明提供耐久性高的蒸镀掩模单元和蒸镀掩模单元的制造方法。本发明的一个实施方式的蒸镀掩模单元包括：具有多个框的支承框架；设置在所述多个框各自的内侧的蒸镀掩模，其由具有多个第1开口和比所述第1开口大的第2开口的金属膜构成；和设置在所述多个框各自的内侧的连接部，其将所述多个框与所述蒸镀掩模连接，所述第2开口在距所述连接部的端部规定的距离以内的位置具有外缘。
-
公开(公告)号：CN115537720A
公开(公告)日：2022-12-30
申请号：CN202210697086.2
申请日：2022-06-20
Applicant: 株式会社日本显示器
Abstract: 本发明提供一种抑制了在掩模图案产生的变形的蒸镀掩模，蒸镀掩模包括具有多个开口部的掩模部、保持所述掩模部的保持框和连接所述掩模部与所述保持框的连接部，所述连接部包含以具有第1膜厚的方式与所述掩模部接触的第1部分和以具有比所述第1膜厚薄的第2膜厚的方式与所述掩模部接触的第2部分。所述第2部分也可以位于比所述第1部分靠所述掩模部的内侧的位置。
-
公开(公告)号：CN113355634A
公开(公告)日：2021-09-07
申请号：CN202110196113.3
申请日：2021-02-22
Applicant: 株式会社日本显示器
Abstract: 本发明提供一种蒸镀掩模单元的制作方法。该方法包含：形成具有多个开口的蒸镀掩模的步骤；将具有光固化性树脂膜和保护膜的抗蚀剂膜，以由蒸镀掩模和保护膜夹着光固化性树脂膜，且光固化性树脂膜覆盖多个开口的方式配置在蒸镀掩模上的步骤；隔着保护膜对光固化性树脂膜实施第一曝光的步骤；去除保护膜的步骤；在去除了保护膜之后，对光固化性树脂膜实施第二曝光的步骤；通过使光固化性树脂膜显影来形成多个抗蚀剂掩模的步骤；将具有至少一个窗的支承架以与蒸镀掩模接触的方式配置在蒸镀掩模上的步骤；和使用镀敷法形成用于将支承架固定于蒸镀掩模的连接部的步骤。根据本发明，能够以高成品率或低成本地制造蒸镀掩模单元。
-
Patent Agency Ranking
公开(公告)号：CN119789525A
公开(公告)日：2025-04-08
申请号：CN202411351120.6
申请日：2024-09-26
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置。提供抑制光劣化的半导体装置。半导体装置包含：遮光层；具有第1界面且与遮光层相接的第1硅氮化物绝缘层；具有第2界面且与第1硅氮化物绝缘层相接的第1硅氧化物绝缘层；第1硅氧化物绝缘层上的氧化物半导体层；氧化物半导体层上的第2硅氧化物绝缘层；第2硅氧化物绝缘层上的栅电极；和栅电极上的第2硅氮化物绝缘层，在俯视观察下，氧化物半导体层的沟道区域的整体与遮光层重叠，第1硅氧化物绝缘层与第2硅氧化物绝缘层相接，第1硅氮化物绝缘层的膜厚t满足下述条件：波长450nm的光相对第2界面的法线方向以60度入射至第1硅氮化物绝缘层时，在第1界面被反射的光与在第2界面被反射的光相互减弱。
-
公开(公告)号：CN119767770A
公开(公告)日：2025-04-04
申请号：CN202411242184.2
申请日：2024-09-05
Applicant: 株式会社日本显示器
IPC: H10D64/27 , H10K59/121
Abstract: 本发明涉及半导体装置及显示装置。课题在于抑制特性劣化并且改善包含氧化物半导体的半导体装置的可靠性。半导体装置包含：绝缘表面之上的具有多晶结构的氧化物半导体层；前述氧化物半导体层之上的第1栅极绝缘层；前述第1栅极绝缘层之上的中间层；前述中间层之上的第2栅极绝缘层；和前述第2栅极绝缘层之上的栅极布线，前述氧化物半导体层具有沟道区域及导电区域，前述第1栅极绝缘层与前述沟道区域及前述导电区域重叠，前述中间层及前述第2栅极绝缘层与前述沟道区域重叠并且与前述导电区域不重叠，前述导电区域的薄层电阻为1000Ω/sq.以下。
-
公开(公告)号：CN119767750A
公开(公告)日：2025-04-04
申请号：CN202411240269.7
申请日：2024-09-05
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及显示装置。课题在于改善包含氧化物半导体的半导体装置的可靠性。半导体装置包含：第1绝缘层；前述第1绝缘层之上的具有多晶结构的氧化物半导体层；前述氧化物半导体层之上的栅极绝缘层；前述栅极绝缘层之上的缓冲层；前述缓冲层之上的栅极布线；和前述栅极布线之上的第2绝缘层，前述氧化物半导体层具有朝向第1方向排列的第1区域、第2区域及第3区域，前述第2区域的电阻率比前述第1区域的电阻率高、比前述第3区域的电阻率低，前述第3区域的薄层电阻为1000Ω/sq.以下。
-
公开(公告)号：CN119767738A
公开(公告)日：2025-04-04
申请号：CN202411368509.1
申请日：2024-09-27
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置。提供迁移率及可靠性高的半导体装置。半导体装置具有：氧化物半导体层；与前述氧化物半导体层对置的第1栅电极；前述氧化物半导体层与前述第1栅电极之间的第1栅极绝缘层；设置在俯视观察下与前述氧化物半导体层重叠的区域、并与前述氧化物半导体层电连接的电极；和前述氧化物半导体层与前述电极之间的金属氮化物层，前述氧化物半导体层是多晶的，前述氧化物半导体层在40℃的温度时的包含磷酸作为主成分的蚀刻液中的蚀刻速率小于3nm/min。
-
公开(公告)号：CN118943201A
公开(公告)日：2024-11-12
申请号：CN202410576294.6
申请日：2024-05-10
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L29/06 , H01L21/34
Abstract: 本发明涉及半导体装置及其制造方法。本发明提供氧化物半导体膜的形状的偏差小且具有稳定的电特性的半导体装置。半导体装置包含：栅电极；栅电极之上的栅极绝缘层；栅极绝缘层之上的具有多晶结构的氧化物半导体层；氧化物半导体层之上的源电极及漏电极；和层间绝缘层，其覆盖源电极及漏电极并与氧化物半导体层接触，氧化物半导体层包含与源电极及漏电极中的1者重叠的第1区域、和与层间绝缘层接触的第2区域，第1区域的膜厚与第2区域的膜厚之差为1nm以下。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.031 seconds)
