코일 부품
    11.
    发明授权

    公开(公告)号:KR101823220B1

    公开(公告)日:2018-01-29

    申请号:KR1020160006099

    申请日:2016-01-18

    Inventor: 박민철 김휘대

    Abstract: 본발명은두께방향으로서로마주하는양면, 길이방향으로서로마주하는양면과, 폭방향으로서로마주하는양면을포함하는바디, 상기바디의외부면에배치되는외부전극을포함하고, 상기바디는자성영역과비자성영역을포함하고, 상기비자성영역은다수의코일패턴을포함하는코일패턴부와상기코일패턴부를감싸도록배치되는절연부를포함하며, 상기바디의길이방향을기준으로, 최내측절연부의단부로부터최외측절연부의단부까지의길이를길이A, 상기길이A 중상기코일패턴부의전체길이를길이B, 상기길이A 중상기절연부의전체길이를길이C 라고할 때, 상기길이B 에대한상기길이C 의비(C/B)는 C/B≤25% 를만족하는코일부품에관한것이다.

    전자 부품 및 그 제조 방법
    12.
    发明授权
    전자 부품 및 그 제조 방법 有权
    电子零件及其制造方法

    公开(公告)号:KR101761937B1

    公开(公告)日:2017-07-26

    申请号:KR1020120029878

    申请日:2012-03-23

    CPC classification number: H01G4/012 H01G4/232 H01G4/30

    Abstract: 본발명은전자부품및 그제조방법에관한것으로, 길이방향의양 측면, 폭방향의양 측면, 두께방향의상면및 하면을가지는세라믹본체; 상기세라믹본체의길이방향의양 측면에형성된제1 및제2 외부전극; 상기세라믹본체의폭 방향의양 측면에형성된제3 및제4 외부전극; 상기세라믹본체의내부에형성되고상기제1 및제2 내부전극에접속된제1 내부전극; 및상기제1 내부전극과세라믹층을사이에두고배치되고제3 및제4 외부전극에접속된제2 내부전극;을포함하고, 상기제1 내부전극의두께 t및제2 내부전극의두께 t는각각 0.9㎛이하이고, 상기제1 내부전극의조도(R)는상기제2 내부전극의조도(R)보다작은것을특징으로하며, 본발명에의하면직류저항이감소되지만교류저항은상대적으로감소되지않는전자부품을얻을수 있다.

    Abstract translation: 电子部件及其制造方法技术领域本发明涉及一种电子部件及其制造方法,更具体地,涉及在厚度方向上具有两个纵向侧,两个横向侧,上表面和下表面的陶瓷体; 第一和第二外部电极形成在陶瓷体的两侧; 第三和第四外部电极形成在陶瓷体的两侧; 第一内部电极,其形成在所述陶瓷体内并连接到所述第一内部电极和所述第二内部电极 以及设置在第一内部电极和陶瓷层之间并连接到第三和第四外部电极的第二内部电极,其中第一内部电极的厚度t和第二内部电极的厚度t是 并且第一内部电极的粗糙度R小于第二内部电极的粗糙度R,根据本发明,直流电阻降低但交流电阻不相对降低 电子元件可以获得。

    적층 세라믹 커패시터 및 그 실장 기판
    13.
    发明授权
    적층 세라믹 커패시터 및 그 실장 기판 有权
    多层陶瓷电容器部件和板用于安装

    公开(公告)号:KR101659152B1

    公开(公告)日:2016-09-22

    申请号:KR1020140080924

    申请日:2014-06-30

    Abstract: 본발명의일 실시형태에따르면복수의유전체층을포함하는세라믹본체와상기세라믹본체의내부에배치되며, 서로소정의간격을두고상기세라믹본체의폭 방향제1 면으로노출되는제1 및제2 인출부를가지는제1 내부전극과상기세라믹본체의폭 방향제1 면으로노출되되상기제1 면과연결된제3 면및 제4 면과소정의간격을두고배치되는제3 인출부를가지는제2 내부전극과상기세라믹본체의폭 방향제1면에배치되며, 상기제1 내지제3 인출부와각각연결되는제1 내지제3 외부전극및 상기세라믹본체의폭 방향제1 면에배치되는절연층을포함하고, 상기제1 및제2 인출부는각각상기제3 인출부와소정의간격이격된적층세라믹커패시터를제공한다.

    적층 세라믹 커패시터 및 그 실장 기판
    14.
    发明授权
    적층 세라믹 커패시터 및 그 실장 기판 有权
    的多层陶瓷电容器和安装基板

    公开(公告)号:KR101630051B1

    公开(公告)日:2016-06-13

    申请号:KR1020140096350

    申请日:2014-07-29

    Inventor: 박상수 박민철

    Abstract: 본발명은, 복수의유전체층을포함하며, 길이방향제1, 제2 측면, 폭방향제3, 제4 측면및 두께방향상면과하면을가지는세라믹본체; 상기세라믹본체내에배치되며, 상기길이방향제1 및제2 측면으로노출된제1 내부전극과폭 방향제3 및제4 측면으로노출된리드를가지는제2 내부전극을포함하는제1 유닛; 상기세라믹본체내에배치되며, 상기제1 내부전극을복수개 포함하는제2 유닛; 및상기세라믹본체의길이방향제1, 제2 측면에배치되며, 상기제1 내부전극과연결된제1, 제2 외부전극과상기세라믹본체의폭 방향제3, 제4 측면에배치되며, 상기제2 내부전극과연결된제3, 제4 외부전극;을포함하며, 상기제1 유닛은상기세라믹본체의두께방향으로상기제2 유닛의상부에배치된적층세라믹커패시터를제공한다.

    Abstract translation: 1。一种陶瓷体,其特征在于,具有多个电介质层,在厚度方向上具有纵向部件(1),第二侧面,宽度方向部件(3),第四侧面以及顶面和底面; 设置在陶瓷主体中的第一单元,第一单元包括暴露在纵向构件1和2中的第一内部电极和具有暴露在宽度构件3和4中的引线的第二内部电极; 设置在陶瓷体中的第二单元,第二单元包括多个第一内部电极; 以及第一和第二外部电极,所述第一和第二外部电极设置在所述陶瓷主体的纵向方向1和第二侧面上并且与所述第一内部电极以及所述陶瓷主体的宽度方向3和第四侧面相连接, 其中第一单元在陶瓷主体的厚度方向上提供设置在第二单元的顶部上的层压陶瓷电容器。

    적층 칩 전자부품 및 그 실장 기판
    15.
    发明授权
    적층 칩 전자부품 및 그 실장 기판 有权
    多层芯片组件和板用于安装

    公开(公告)号:KR101630031B1

    公开(公告)日:2016-06-13

    申请号:KR1020140039509

    申请日:2014-04-02

    Inventor: 박민철 박상수

    Abstract: 본발명은, 복수의유전체층을포함하며, 서로마주보는제1, 제2 주면, 서로마주보는제1, 제2 측면및 서로마주보는제1, 제2 단면을가지는세라믹본체; 상기세라믹본체내에형성되며, 제1 측면및 제1 단면으로노출된제1 내부전극과제2 측면과제2 단면으로노출된제2 내부전극을포함하는인덕터부; 상기세라믹본체내에형성되며, 제1, 제2 측면으로노출된제3 내부전극과제1 단면으로노출된제4 내부전극, 제2 단면으로노출된제5 내부전극을포함하는커패시터부; 및상기세라믹본체의제1 및제2 단면에형성되며, 상기제1, 제2 내부전극및 제4, 제5 내부전극과전기적으로연결된제1 및제2 외부전극과상기세라믹본체의제2 주면에서제1 및제2 측면에연장형성되며, 상기제3 내부전극과연결되는제3 외부전극과상기세라믹본체의제1 주면에서제1 및제2 측면에연장형성되며, 상기제1 및제2 내부전극과연결되는제4 외부전극;을포함하며, 상기커패시터부는제1 및제2 커패시터부로구성되며, 상기인덕터부와상기커패시터부는병렬로연결된적층칩 전자부품을제공한다.

    적층 칩 전자부품 및 그 실장 기판
    16.
    发明公开
    적층 칩 전자부품 및 그 실장 기판 审中-实审
    多层芯片组件和安装板

    公开(公告)号:KR1020160054983A

    公开(公告)日:2016-05-17

    申请号:KR1020140154673

    申请日:2014-11-07

    CPC classification number: H01G4/012 H01G4/12 H01G4/232 H01G4/30 H01G4/38

    Abstract: 본발명은, 복수의유전체층을포함하는세라믹본체; 상기세라믹본체내에배치되며, 길이방향양 측면으로교대로노출된복수의내부전극을포함하는서로용량이상이한복수의커패시터부; 및상기세라믹본체의길이방향양 측면에형성되며, 상기복수의내부전극과연결된제1 및제2 외부전극;을포함하며, 상기복수의커패시터부는 3개이상으로구성되며, 서로병렬로연결된적층칩 전자부품을제공한다.

    Abstract translation: 本发明提供一种多层芯片电子部件,其包括:陶瓷主体,其包括多个电介质层; 多个电容器单元,具有布置在陶瓷主体内部的具有不同容量的电容器单元,并且包括在长度方向上交替地暴露于两个侧表面的多个内部电极; 以及形成在陶瓷主体的长度方向的两个侧面的第一外部电极和第二外部电极,并与内部电极连接。 电容器单元由并联连接的至少三个电容器单元组成。

    적층 칩 전자부품, 그 실장 기판 및 포장체
    17.
    发明授权
    적층 칩 전자부품, 그 실장 기판 및 포장체 有权
    用于安装其相同包装单元的层压芯片电子部件板

    公开(公告)号:KR101616596B1

    公开(公告)日:2016-04-28

    申请号:KR1020120126533

    申请日:2012-11-09

    Abstract: 본발명의일 실시예에따른적층칩 전자부품은내부전극과유전체층을포함하는세라믹바디; 상기세라믹바디의길이방향의양 단부를덮도록형성되는외부전극; 상기유전체층을사이에두고상기내부전극이대향하여배치되어용량이형성되는엑티브층; 및상기엑티브층의두께방향상부또는하부에형성되며, 두께방향하부가두께방향상부보다더 큰두께를가지는상부및 하부커버층;을포함하며, 상기세라믹바디의전체두께의 1/2을 A로, 상기하부커버층의두께를 B로, 상기엑티브층의전체두께의 1/2을 C로, 상기상부커버층의두께를 D로규정할때, 상기상부커버층의두께, D는 D≥4㎛의범위를만족하고, 상기엑티브층의중심부가상기세라믹바디의중심부로부터벗어난비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의범위를만족할수 있다.

    Abstract translation: 层叠芯片电子部件包括:陶瓷体,其包括内部电极和电介质层; 形成为在长度方向上覆盖陶瓷体的两端部的外部电极; 其中内部电极以相对的方式设置在其间插入电介质层的有源层以形成电容; 以及在有源层的厚度方向的上部和下部形成的上部和下部覆盖层,所述下部覆盖层的厚度大于上部覆盖层的厚度。

    적층 세라믹 커패시터 및 그 실장 기판
    18.
    发明授权
    적층 세라믹 커패시터 및 그 실장 기판 有权
    多层陶瓷电容器和电路板用于安装

    公开(公告)号:KR101598289B1

    公开(公告)日:2016-02-26

    申请号:KR1020140100597

    申请日:2014-08-05

    Abstract: 본발명은, 세라믹바디의실장면에 3개의외부전극을서로이격되게배치하고, 상기세라믹바디의길이를 L로, 폭방향으로배치된복수의내부전극을포함하는액티브층의폭을 A로규정할때, 0.64 ≤ A/L ≤ 1.14의범위를만족하는적층세라믹커패시터를제공한다.

    적층 세라믹 커패시터
    19.
    发明公开
    적층 세라믹 커패시터 审中-实审
    多层陶瓷电容器

    公开(公告)号:KR1020150127441A

    公开(公告)日:2015-11-17

    申请号:KR1020140054245

    申请日:2014-05-07

    Abstract: 본발명은, 복수의유전체층이두께방향으로적층된세라믹본체; 상기세라믹본체내에서, 상기유전체층을사이에두고상기세라믹본체의양 단면을통해노출되도록배치된복수의제1 내부전극; 상기세라믹본체내에서상기제1 내부전극과번갈아적층되며, 상기유전체층을사이에두고상기세라믹본체의일 측면을통해노출되도록배치된복수의제2 내부전극; 상기세라믹본체의양 단면에형성되며, 상기제1 내부전극의양 단부와각각연결된제1 및제2 외부전극; 상기세라믹본체의일 측면에서실장반대면의일부까지연장되게형성되며, 상기제2 내부전극과연결된제3 외부전극; 상기세라믹본체의타 측면에서실장반대면으로연장되게형성된제4 외부전극; 및상기세라믹본체의실장반대면에형성되며, 상기제3 및제4 외부전극을연결하는단속부; 를포함하는적층세라믹커패시터를제공한다.

    Abstract translation: 本发明提供一种多层陶瓷电容器,其包括:多个电介质层沿厚度方向堆叠的陶瓷主体; 多个第一内部电极,其设置成通过陶瓷主体的两个横截面在电介质层上暴露于陶瓷主体中; 多个内部电极,其依次与陶瓷主体中的第一内部电极层叠,并且布置成穿过电介质层暴露于陶瓷主体的一侧; 第一外部电极和第二外部电极,分别形成在所述陶瓷主体的两个截面上,分别连接到所述第一内部电极的两端; 第三外部电极,其形成为延伸到与陶瓷主体一侧的安装面相反的一部分的一部分,并与第二内部电极连接; 第四外部电极,其形成为从陶瓷主体的另一侧延伸到与安装平面相反的平面; 以及控制部,其形成在与陶瓷主体的安装面相反的平面上,并且连接第三和第四外部电极。

    칩 타입 적층 커패시터
    20.
    发明授权

    公开(公告)号:KR101548771B1

    公开(公告)日:2015-09-01

    申请号:KR1020110061345

    申请日:2011-06-23

    Abstract: 본발명의일 실시예에따른칩 타입적층커패시터는그레인평균사이즈의 10배이상이며 3㎛이하의두께로형성되는유전체층이적층되어형성되는세라믹바디; 상기세라믹바디의길이방향의양 단부에형성되며, 다른극성을가지는제1 및제2 외부전극; 일단은상기제2 외부전극이형성되는상기세라믹바디의일 단부면과제1 마진을형성하고, 타단은제1 외부전극으로인출되는제1 내부전극; 및일단은상기제1 외부전극이형성되는상기세라믹바디의타 단부면과제2 마진을형성하고, 타단은제2 외부전극으로인출되는제2 내부전극;을포함하며, 상기제1 마진과제2 마진은 200㎛이하의조건에서서로상이한폭을가질수 있다.

Patent Agency Ranking