Abstract:
A unit pixel of a CMOS(Complementary Metal Oxide Semiconductor) image sensor, a pixel array and a CMOS image sensor including the unit pixel and the pixel array are provided to improve the dynamic range of a floating diffusion node of a transfer transistor and transfer efficiency of photogenerated charges by inserting a boosting capacitor between the gate and floating diffusion node of the transfer transistor. A unit pixel of a CMOS image sensor includes a photo-electric converter(210), a transfer transistor(220), a boosting capacitor(250), and a signal transfer circuit(240). The photo-electric converter generates charges in response to incident light. The transfer transistor transfers charges accumulated in the photo-electric converter to a floating diffusion node in response to a transfer control signal. The boosting capacitor is inserted between the gate and the floating diffusion node of the transfer transistor. The signal transfer circuit transfers the voltage of the floating diffusion node in response to a select signal.
Abstract:
본 발명의 실시 예에 따른 단위 픽셀은 단위 광신호에 응답하여, 광 노드에 전기 신호를 생성하기 위한 포토 다이오드, 상기 광 노드로부터 상기 전기 신호를 수신하고, 상기 수신된 전기 신호에 응답하여, 외부 단자로 제 1 및 제 2 프레임 신호들을 출력하는 출력부, 상기 광 노드 및 전원 단자 사이에 전기적으로 연결되고, 상기 제 1 및 제 2 프레임 신호들이 상기 외부 단자로 출력될 때, 상기 광 노드에 생성된 상기 전기 신호를 상기 전원 단자로 방전시키는 방전부를 포함한다.
Abstract:
CMOS 이미지 센서 회로가 개시된다.상기 CMOS 이미지 센서는 2개의 단위 픽셀들로 이루어진 다수의 단위 블록들을 구비한다. 상기 단위 픽셀들은 플로팅 디퓨전, 리셋 트랜지스터, 드라이브 트랜지스터, 및 셀렉션 트랜지스터를 공유한다. 상기 단위 픽셀들 각각은 육각형 구조의 포토 다이오드, 상기 포토 다이오드로부터 발생되는 광전하의 상기 플로팅 디퓨전으로의 전송을 제어하는 트랜스퍼 트랜지스터, 및 상기 포토 다이오드로 입사되는 빛을 필터링하기 위한 컬러 필터를 더 구비한다. 상기 단위 픽셀들 각각의 필터는 동일한 색을 필터링하는 컬러 필터이다. 상기 CMOS 이미지 센서 회로는 디지털 카메라, 모바일 기기, 컴퓨터용 카메라 등에 구비될 수 있다. 육각형 포토 다이오드, 허니콤, 공유 플로팅 디퓨전
Abstract:
A CMOS(Complementary Metal Oxide Semiconductor) image sensor and an image sensing method using the same are provided to improve resolution by improving a degree of integration through floating diffusion for sharing a circuit between unit pixels, support a pixel summation mode, and implement overflow drain which is generated at high illumination. A CMOS(Complementary Metal Oxide Semiconductor) image sensor include plural unit blocks configured with two unit pixels. Each of the unit blocks comprises the followings. Two photo diodes(130,140) have a hexagon structure. The two unit pixels share floating diffusion(135). First and second transfer transistors(131,141) are installed between the photo diodes and the floating diffusion. A reset transistor(134) is connected with the floating diffusion. A drive transistor is connected with the floating diffusion and a gate. A selection transistor is serially connected with the drive transistor.
Abstract:
이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀 회로 및 구동 방법이 개시된다. 상기 이미지 센서에서는, 롤링 셔터 동작을 위하여, 이웃 픽셀의 리셋 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호가 리셋 트랜지스터를 통하여 FD 노드로 전달되고, 다른 이웃 픽셀의 소스-폴로워 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호가 소스-폴로워 트랜지스터에 공급되어 상기 FD 노드에 전달된 신호에 기반한 리셋신호 및 영상신호가 출력된다. 글로벌 셔터 동작을 위해서는, 이웃 픽셀과 공유되고 오버-플로우 제어 신호에 따라 동작하는 오버-플로우 게이트 트랜지스터에 의하여 두 픽셀들에서 동시에 해당 광소자들의 출력과 상기 공유된 제1 신호가 연결된다.
Abstract:
신호 전하를 전압으로 변환시키는 신호 컨버터는, 신호 전하를 받는 제1 스테이지의 제1 드라이버 트랜지스터를 포함한다. 후속 드라이버 트랜지스터는 제1 드라이버 트랜지스터의 출력에 연결되고, 그 후속 드라이버의 게이트 절연막은 줄어든 두께를 갖는다. 후속 드라이버 트랜지스터는 제2 스테이지를 구성하거나 또는 제3 스테이지를 구성한다. 후속 드라이버 트랜지스터의 게이트 절연막 두께의 감소는 전하 전달 효율의 감소 없이 전압 이득(AV total )을 증가시켜서 신호 컨버터의 전체 감도(sensitivity)를 증가시킨다.
Abstract:
PURPOSE: A semiconductor device having a notched gate electrode and fabrication method thereof are provided to prevent punch through and reduce sheet resistance at the source and drain region and overlap capacitance at the edge of a gate electrode. CONSTITUTION: A sacrificial insulating layer with an opening and a spacer are formed on a semiconductor substrate(10). A gate oxide layer with a notch in the lower part is formed by a damascene method. A silicon nitride and oxide layer is eliminated and a sacrificial spacer is removed, when a portion of the substrate is exposed. As a halo ion is injected into the exposed part, a halo ion region(42) is formed. A spacer(52) is formed around the sidewall of the gate electrode. A source and drain region(62) with low doping density is formed by the first ion implantation. Metal silicide layer(70) is formed on the whole surface and the second spacer is formed outside the first one. A source and drain region(92) with high doping density is formed by the second ion implantation(90).