公开(公告)号：KR1020110037763A

公开(公告)日：2011-04-13

申请号：KR1020090095324

申请日：2009-10-07

Applicant: 삼성전자주식회사

Inventor： 이윤기 ,  이덕형

IPC: H01L27/146

CPC classification number: H01L27/14689 ,  H01L27/14609 ,  H01L27/1462 ,  H01L27/14632 ,  H01L27/1464 ,  H01L27/14687

Abstract: PURPOSE: An image sensor and a fabricating method thereof are provided to stably maintain the potential of first wells by allowing a first well bias, applied to one of the first wells, to be shared with other first wells. CONSTITUTION: In an image sensor and a fabricating method thereof, a substrate(110) defines a pixel region(I) and a non-pixel region(II). . A first well(112) is formed within the substrate corresponding to the non-pixel region. A wiring structure(122) comprises a plurality of wires(124a-124c) and a plurality of an insulating layer(122). The first well and the bias well are the same conductive type.

Abstract translation: 目的：提供图像传感器及其制造方法，以通过允许施加到第一阱中的一个的第一阱偏压与其它第一阱共享来稳定地维持第一阱的电位。 构成：在图像传感器及其制造方法中，衬底（110）限定像素区域（I）和非像素区域（II）。 。 在对应于非像素区域的衬底内形成第一阱（112）。 布线结构（122）包括多根导线（124a-124c）和多个绝缘层（122）。 第一阱和偏置阱是相同的导电类型。

公开(公告)号：KR1020080021405A

公开(公告)日：2008-03-07

申请号：KR1020060084786

申请日：2006-09-04

Applicant: 삼성전자주식회사

Inventor： 부경호 ,  이선길 ,  유종렬 ,  이덕형 ,  연국현

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/12 ,  H01L29/1083 ,  H01L29/78 ,  H01L21/28273 ,  H01L29/78645

Abstract: A NAND-type flash memory device including select transistors with an impurity region for restraining punch-through is provided to prevent a non-selected string from being programmed by restraining short channel effect and hot carrier effect of a string select transistor and a ground select transistor using gate patterns. First and second impurity regions(69b,69s) are formed in a semiconductor substrate(51). First and second select gate patterns(SGP1,SGP2) are disposed on the semiconductor substrate between the first and second impurity regions, adjoining the first and second impurity regions. A plurality of cell gate patterns(WP1,WP2,WP3,WP4) are disposed between the first and the second select gate patterns. A first anti-punchthrough impurity region(67b) comes in contact with the first impurity regions, overlaying a first edge of a first select gate pattern adjacent to the first impurity region. A second anti-punchthrough impurity region(67s) comes in contact with a second impurity region, overlaying a first edge of a second select gate pattern adjacent to the second impurity region. The semiconductor substrate between the first and the second anti-punchthrough impurity regions has a uniform impurity density along a direction parallel with the surface of the semiconductor substrate. Each cell gate pattern can include a tunnel insulation layer, a floating gate, an intergate dielectric and a control gate electrode that are sequentially formed.

Abstract translation: 提供包括具有用于限制穿通的杂质区域的选择晶体管的NAND型闪速存储器件，以通过抑制串选择晶体管和接地选择晶体管的短沟道效应和热载流子效应来防止未选择的串被编程 使用门模式。 第一和第二杂质区（69b，69s）形成在半导体衬底（51）中。 第一和第二选择栅极图案（SGP1，SGP2）设置在邻接第一和第二杂质区域的第一和第二杂质区域之间的半导体衬底上。 多个单元栅极图案（WP1，WP2，WP3，WP4）设置在第一和第二选择栅极图案之间。 第一防穿透杂质区域（67b）与第一杂质区域接触，覆盖与第一杂质区域相邻的第一选择栅极图案的第一边缘。 第二防穿透杂质区域（67s）与第二杂质区域接触，覆盖与第二杂质区域相邻的第二选择栅极图案的第一边缘。 第一和第二抗穿透杂质区域之间的半导体衬底沿着与半导体衬底的表面平行的方向具有均匀的杂质浓度。 每个单元栅极图案可以包括依次形成的隧道绝缘层，浮栅，隔间栅极电介质和控制栅电极。

公开(公告)号：KR1020080014301A

公开(公告)日：2008-02-14

申请号：KR1020060075806

申请日：2006-08-10

Applicant: 삼성전자주식회사

Inventor： 문창록 ,  박병준 ,  이덕형

IPC: H01L27/146

CPC classification number: H01L27/1463 ,  H01L27/1461 ,  H01L27/14629 ,  H01L27/14685

Abstract: A back illuminated CMOS image sensor having a deep trench device isolating film and a method for producing the same are provided to prevent an electrical crosstalk and an optical crosstalk between pixels by isolating a photo diode of a pixel array using a device isolating film with a deep trench structure. A back illuminated CMOS image sensor comprises a device isolating film with a deep trench structure(13), a photo diode(11), a pixel circuit(20), and a lens(30). The device isolating film with the deep trench structure is formed by extending from a first side to a second side of a semiconductor substrate(10). The photo diode is defined by the device isolating film with the deep trench structure, and is formed by extending from a first side to a second side of the semiconductor substrate. The pixel circuit adjacent to the first side of the semiconductor substrate is formed. The lens adjacent to the second side of the semiconductor substrate is formed.

Abstract translation: 提供具有深沟槽器件隔离膜的背照式CMOS图像传感器及其制造方法，以通过使用具有深度的器件隔离膜隔离像素阵列的光电二极管来防止像素之间的电串扰和光串扰 沟槽结构。 背照式CMOS图像传感器包括具有深沟槽结构（13），光电二极管（11），像素电路（20）和透镜（30）的器件隔离膜。 具有深沟槽结构的器件隔离膜通过从半导体衬底（10）的第一侧延伸到第二侧而形成。 光电二极管由具有深沟槽结构的器件隔离膜限定，并且通过从半导体衬底的第一侧延伸到第二侧而形成。 形成与半导体衬底的第一侧相邻的像素电路。 形成与半导体基板的第二面相邻的透镜。

公开(公告)号：KR1020080014261A

公开(公告)日：2008-02-14

申请号：KR1020060075718

申请日：2006-08-10

Applicant: 삼성전자주식회사

Inventor： 이윤기 ,  박병준 ,  이덕형 ,  김홍기 ,  황성호

IPC: H01L27/146

CPC classification number: H01L27/14685 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14636

Abstract: An image sensor and a method for forming the same are provided to reduce an aspect ratio of the image sensor and a cross talk due to the white light penetrating between color filters, thereby improving a characteristic of the image sensor. A method for forming an image sensor comprises the steps of: forming an insulating film on a semiconductor substrate(110) on which a light receiving device(120) is formed; forming a groove(152,155,158) on the insulating film; forming a color filter(153,156,159) filling the groove; and forming a micro lens(160) on the color filter. The steps of forming a color filter comprises the steps of: forming a red filter(153) filling a first groove after forming the first groove on the insulating film; forming a green filter(156) filling a second groove after forming the second groove on the insulating film; and forming a blue filter(159) filling a third groove after forming the third groove on the insulating film.

Abstract translation: 提供一种图像传感器及其形成方法，以减少图像传感器的纵横比和由于白光穿过滤色器而引起的串扰，从而提高图像传感器的特性。 一种用于形成图像传感器的方法包括以下步骤：在其上形成有光接收装置（120）的半导体衬底（110）上形成绝缘膜; 在绝缘膜上形成凹槽（152,155,158）; 形成填充所述凹槽的滤色器（153,156,159） 以及在所述滤色器上形成微透镜（160）。 形成滤色器的步骤包括以下步骤：在形成绝缘膜上的第一凹槽之后，形成填充第一凹槽的红色滤色器（153）; 在所述绝缘膜上形成所述第二槽之后，形成填充第二槽的绿色过滤器（156） 以及在所述绝缘膜上形成所述第三凹槽之后，形成填充第三凹槽的蓝色滤光器（159）。

公开(公告)号：KR100791337B1

公开(公告)日：2008-01-03

申请号：KR1020060076343

申请日：2006-08-11

Applicant: 삼성전자주식회사

Inventor： 황성호 ,  이덕형 ,  김성수 ,  김홍기 ,  문창록 ,  이윤기

IPC: H01L27/146

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14645

Abstract: An image sensor and a method for fabricating the same are provided to improve reproducibility in a repetitive forming process of microlenses by preventing generation of a dead space between the microlenses. A plurality of unit pixel regions(100) are formed on a semiconductor substrate. A photoelectric conversion part is formed within the semiconductor substrate corresponding to each of the unit pixel regions. An interlayer dielectric is formed to cover the photoelectric conversion part and includes an opening part formed on an upper part of the photoelectric conversion part. A light transmitting part is formed to bury the opening part. A plurality of color filters corresponding to the photoelectric conversion part are formed on the light transmitting part. A microlens(400) includes a plurality of concentric patterns(410) formed within each of the unit pixel regions and a plurality of arc patterns(420) having the same center as the center of the concentric patterns.

Abstract translation: 提供了一种图像传感器及其制造方法，以通过防止在微透镜之间产生死空间来提高微透镜的重复形成过程中的再现性。 多个单位像素区域（100）形成在半导体衬底上。 在对应于每个单位像素区域的半导体衬底内形成光电转换部分。 形成层间电介质以覆盖光电转换部，并且包括形成在光电转换部的上部的开口部。 形成透光部以埋置开口部。 在光透射部上形成有与光电转换部对应的多个滤色器。 微透镜（400）包括形成在每个单位像素区域内的多个同心图形（410）和与同心图案的中心具有相同中心的多个弧形图案（420）。

公开(公告)号：KR100690884B1

公开(公告)日：2007-03-09

申请号：KR1020050035747

申请日：2005-04-28

Applicant: 삼성전자주식회사

Inventor： 이덕형

IPC: H01L27/146

CPC classification number: H01L27/14643 ,  H01L27/14603 ,  H01L27/1463 ,  H01L27/14689

Abstract: 이미지 센서(image sensor)가 제공된다. 이미지 센서는 반도체 기판, 반도체 기판 내에 형성된 광전 변환부, 반도체 기판 내에 형성된 전하 검출부, 광전 변환부와 전하 검출부 사이의 반도체 기판 내에 형성되고 인듐(In)이 도핑된 불순물 영역과, 불순물 영역 상에 형성된 전송 게이트 전극을 포함하여, 광전 변환부에 축적된 전하를 전하 검출부로 전송하는 전하 전송부를 포함한다.
이미지 센서, 포토 다이오드, 불순물 영역, 암전류, 이미지 래그

公开(公告)号：KR1020070006982A

公开(公告)日：2007-01-12

申请号：KR1020050061968

申请日：2005-07-09

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  이강복 ,  이석하

IPC: H01L27/146 ,  H04N5/369 ,  H04N5/372

CPC classification number: H01L27/14609 ,  H01L27/14603 ,  H01L27/14627 ,  H01L27/1463 ,  H01L27/14641 ,  H01L27/14694 ,  H01L27/14696 ,  H04N5/369 ,  H04N5/372

Abstract: A readout device sharing image sensor with improve light receiving efficiency is provided to effectively increase a fill factor by maximizing the area of a photoelectric conversion device and by selecting a layout in which the increased area is mostly used as a light receiving region. An active region of a readout device is shared in a plurality of photoelectric devices. A plurality of active regions of a photoelectric conversion device are connected to or separated from the active region of the readout device at a corner portion and directly confront each other in a direction parallel with a row direction and a column direction.

Abstract translation: 提供了一种具有提高光接收效率的共享图像传感器的读出装置，通过使光电转换装置的面积最大化，并且通过选择其中增加的面积大多用作光接收区域的布局来有效地增加填充因子。 在多个光电装置中共享读出装置的有源区域。 光电转换装置的多个有源区域在角部分与读出装置的有源区连接或分离，并且在与行方向和列方向平行的方向上彼此直接相对。

公开(公告)号：KR100532353B1

公开(公告)日：2005-11-30

申请号：KR1020040016384

申请日：2004-03-11

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  배인덕 ,  이병찬 ,  이종욱

IPC: H01L21/336

CPC classification number: H01L29/7851 ,  H01L29/66795

Abstract: 반도체 소자의 핀 전계 효과 트랜지스터 및 그 제조방법에서, 실리콘 기판의 표면에 일체로 돌출되어 제1방향으로 연장된 액티브패턴을 형성한다. 상기 액티브패턴 상면에 제1하드마스크막이 형성되어 있고, 상기 실리콘 기판의 표면에서 상기 액티브패턴의 소정의 높이를 갖도록 소자분리막이 형성되어 있다. 상기 제1하드마스크막를 감싸면서 제2방향으로 연장된 게이트 구조물과 상기 게이트 구조물과 겹치는 상기 액티브패턴의 일부를 제외한 나머지부분의 양측면에 전체적으로 연결된 고농도의 반도체막를 구비한다. 상기 게이트 구조물이 겹치는 상기 액티브패턴의 일부를 제외한 나머지부분, 즉 소스/드레인영역에 전체적으로 연결된 고농도의 반도체막이 형성됨으로 접촉면적을 확장하여 저항을 효과적으로 낮출 수 있어 높은 성능 및 빠른 스피드를 구현할 수 있다.

公开(公告)号：KR100495664B1

公开(公告)日：2005-06-16

申请号：KR1020020078229

申请日：2002-12-10

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  최시영 ,  이병찬 ,  유종렬 ,  정인수

IPC: H01L21/335

Abstract: 소자 분리된 기판의 활성 영역 중간부분인 채널 형성 영역에 더미 패턴을 형성하는 단계, 더미 패턴을 등방성 식각하여 축소된 더미 패턴의 적어도 한 쪽에 활성 영역이 노출되도록 하는 단계, 선택적 결정 성장을 통해 노출된 활성 영역에서 단결정 성장을 실시하여 핀을 형성시키는 단계, 더미 패턴을 제거하는 단계, 핀 표면에 게이트 절연막을 형성시키는 단계, 핀을 가로지르는 게이트 도전막 패턴을 형성하는 단계를 구비하여 이루어지는 핀 구조 전계 트랜지스터 형성 방법이 개시된다.
본 발명에 따르면, 현재의 노광 장비 해상력의 한계로 형성하기 어려운 병렬 핀 패턴을 기판에 효과적으로 형성할 수 있어 고집적 반도체 장치에서 단채널 효과를 방지하고 트랜지스터 구동 전류를 증가시키기 용이하다.

公开(公告)号：KR100487567B1

公开(公告)日：2005-05-03

申请号：KR1020030051028

申请日：2003-07-24

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  최시영 ,  이병찬 ,  손용훈 ,  정인수

IPC: H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/42384 ,  H01L29/66545 ,  H01L29/66795

Abstract: 본 발명은 모조 게이트를 사용하여 최종적으로 형성되는 게이트 전극의 식각 손상을 방지하여 신뢰성 있는 핀 전계효과 트랜지스터를 제공한다. 본 발명은 기판을 식각하여 실리콘 핀을 형성한 후 절연물질을 증착하여 소자 분리 영역을 형성한다. 이어서 희생막을 형성하고 이를 패터닝하여 모조 게이트 라인을 형성하고 이들 모조 게이트 라인들 사이의 공간을 절연막으로 채운 후 모조 게이트 라인을 제거한다. 이어서 모조 게이트 라인이 제거된 곳에 도전물질을 형성하여 게이트 라인을 형성한다.