-
公开(公告)号：KR1020160006034A
公开(公告)日：2016-01-18
申请号：KR1020140085363
申请日：2014-07-08
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C11/1659 , G11C11/1675 , G11C11/5607 , G11C11/5664 , G11C11/5678 , G11C11/5685 , G11C13/0064 , G11C13/0097 , G11C2013/0076 , G11C2213/71
Abstract: 저항성메모리장치및 저항성메모리장치의동작방법이개시된다. 본발명의일 실시예에따른저항성메모리장치의동작방법은, 기록커맨드에대응하여메모리셀들에대해프리리드동작을수행하는단계와, 기록데이터와프리리드된데이터를비교함에따라, 리셋기록동작을수행할하나이상의제1 메모리셀들에대해대해소거동작을수행하는단계및 소거된제1 메모리셀들및 셋기록동작을수행할하나이상의제2 메모리셀들중 적어도일부에대해셋 방향의프로그램을수행하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了电阻式存储器件以及电阻式存储器件的操作方法。 根据本发明的实施例，电阻式存储器件的操作方法包括以下步骤：响应于记录命令对存储器单元执行预读操作; 对一个或多个第一存储器单元执行删除操作，以通过将记录数据与预读数据进行比较来执行复位记录操作; 以及在删除的第一存储单元的至少一部分上执行设定方向的程序，以及一个或多个第二存储单元，执行设定记录操作。
-
公开(公告)号：KR1020160005549A
公开(公告)日：2016-01-15
申请号：KR1020140084618
申请日：2014-07-07
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0021 , G11C13/0002 , G11C13/0033 , G11C13/0035 , G11C13/0038 , G11C29/021 , G11C29/028 , G11C2029/0407 , G11C2029/5006 , G11C2213/71
Abstract: 리키지전류를관리하는저항성메모리장치및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법은, 메모리셀 어레이에적어도하나의금지전압을제공하는단계와, 상기제공된금지전압에따라상기메모리셀 어레이에발생되는리키지전류를측정하는단계와, 상기측정된리키지전류에따른제어신호를전원발생기로피드백하는단계및 상기제어신호에따라상기금지전압의레벨을조절하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了一种用于管理漏电流的电阻式存储器件，以及电阻式存储器件的操作方法。 根据本发明的技术思想，电阻式存储器件的操作方法包括以下步骤：向存储单元阵列提供至少一个禁止电压; 根据提供的禁止电压来测量在存储单元阵列中产生的漏电流; 根据检测到的漏电流给出控制信号回到发电状态; 并根据控制信号控制禁止电压的电平。
-
公开(公告)号：KR1020140108984A
公开(公告)日：2014-09-15
申请号：KR1020130023004
申请日：2013-03-04
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0061 , G11C13/0002 , G11C13/004 , G11C2213/72
Abstract: A non-volatile memory device using a resistive element and a driving method thereof are provided. The non-volatile memory device comprises an input/output circuit which receives, in order, a first packet signal and a second packet signal which are responding signals to a single core read operation; and a read circuit which carries out a part of the core read operation by using the first packet signal before decoding the second packet signal.
Abstract translation: 提供了使用电阻元件的非易失性存储器件及其驱动方法。 非易失性存储器件包括输入/输出电路，其按顺序接收作为单核读取操作的响应信号的第一分组信号和第二分组信号; 以及读取电路，其在解码第二分组信号之前，通过使用第一分组信号来执行核心读取操作的一部分。
-
-
-
Patent Agency Ranking
-
公开(公告)号：KR102140788B1
公开(公告)日：2020-08-03
申请号：KR1020140091306
申请日：2014-07-18
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
-
-
公开(公告)号：KR1020160008888A
公开(公告)日：2016-01-25
申请号：KR1020140089274
申请日：2014-07-15
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C11/1675 , G11C11/1673 , G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C2013/0071 , G11C2213/72
Abstract: 본개시는복수의메모리셀들을포함하는저항성메모리장치의동작방법으로서, 저항성메모리장치는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에배치되는복수의메모리셀들을포함하고, 비선택된메모리셀들에연결되는비선택제1 신호라인들중 선택제1 신호라인에인접하는제1 라인에제1 전압을인가하는단계; 상기비선택제1 신호라인들중 상기선택제1 신호라인에인접하지않은제2 라인에상기제1 전압보다낮은제2 전압을인가하는단계; 상기비선택제1 신호라인들을플로팅하는단계; 및상기복수의메모리셀들중 선택된메모리셀에연결되는상기선택제1 신호라인에상기제1 전압보다높은제3 전압을인가하는단계를포함한다.
Abstract translation: 本发明涉及包括多个存储单元的电阻式存储器件。 电阻性存储器件包括布置在多个第一信号线和多个第二信号线彼此交叉的区域中的存储单元。 一种用于操作电阻性存储器件的方法包括以下步骤：将第一电压施加到连接到未选择的存储器单元并且接近所选择的第一信号线的未选择的第一信号线之一的第一线; 将低于第一电压的第二电压施加到作为未选择的第一信号线之一并且不接近所选择的第一信号线的第二线; 浮动未选择的第一条信号线; 以及将高于第一电压的第三电压施加到连接到从存储单元中选择的存储单元的所选择的第一信号线。
-
公开(公告)号：KR1020160001428A
公开(公告)日：2016-01-06
申请号：KR1020140079949
申请日：2014-06-27
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C13/0002 , G11C13/0064 , G11C2013/0066 , G11C2013/0076 , G11C2013/0092
Abstract: 본개시는복수의메모리셀들을포함하는저항성메모리장치의동작방법으로서, 상기복수의메모리셀들에제1 전류펄스를인가하는단계; 상기제1 전류펄스가인가된상기복수의메모리셀들에상기제1 전류펄스보다제1 차이만큼증가한제2 전류펄스를인가하는단계; 및상기제2 전류펄스가인가된상기복수의메모리셀들에상기제2 전류펄스보다제2 차이만큼증가한제3 전류펄스를인가하는단계를포함하고, 상기제1 내지제3 전류펄스들은비선형적으로증가하며, 상기제2 차이는상기제1 차이보다큰 것을특징으로하는방법을개시한다.
Abstract translation: 公开了一种用于操作包括多个存储单元的电阻式存储器件的方法。 用于操作电阻式存储器件的方法包括以下步骤：将第一电流脉冲施加到多个存储器单元; 将第一电流脉冲高于第一电流脉冲的第二电流脉冲施加到已经施加了第一电流脉冲的存储器单元; 以及将比第二电流脉冲高第二电流脉冲的第三电流脉冲施加到已经施加了第二电流脉冲的存储单元。 第一至第三电流脉冲可以以非线性方式增加，并且第二差值大于第一差。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.025 seconds)
