公开(公告)号：KR1019990051405A

公开(公告)日：1999-07-05

申请号：KR1019970070722

申请日：1997-12-19

Applicant: 삼성전자주식회사

Inventor： 이성현 ,  김성기 ,  남기홍

IPC: H01L21/00

Abstract: 보우트 링(boat ring)의 폭이 확장되어 반도체 웨이퍼 보우트에 관하여 개시한다. 반도체 웨이퍼 보우트는 반도체 제조 공정에 사용되는 반도체 웨이퍼 보우트의 보우트 링이 소정 간격 더 확장되어 구비된 것을 특징으로 한다. 이때, 상기 반도체 웨이퍼 보우트는 저압 화학 기상 증착(LPCVD) 공정에서 사용되며, 특히 고온산화막(HTO)을 형성하기 위한 공정에서 사용되는 것이 바람직하다. 이로써, 증착 소오스 가스(source gas)를 반도체 웨이퍼의 중앙부로 보다 충실하게 안내하여 반도체 웨이퍼 상부에 증착되는 물질층의 두께를 균일하게 형성할 수 있으며, 증가된 보우트 링에 의하여 반도체 웨이퍼의 후면이 상당부분 차폐되어 불필요하게 반도체 웨이퍼 후면에 물질이 증착되는 것을 방지함으로써, 증착 소오스 가스의 손실을 줄일 수 있는 등 반도체 제조 공정의 공정 효율을 향상시킬 수 있다.

公开(公告)号：KR101920247B1

公开(公告)日：2018-11-20

申请号：KR1020120102906

申请日：2012-09-17

Applicant: 삼성전자주식회사

Inventor： 황희돈 ,  김주은 ,  남기홍 ,  김봉현

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/28114 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4983 ,  H01L29/51 ,  H01L29/66621 ,  H01L29/66666 ,  H01L29/78

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는기판내에형성된제1 트렌치; 상기제1 트렌치의측벽및 바닥면에형성되고, 상기기판의상면에비형성된제1 절연막; 및상기제1 절연막상에, 상기제1 트렌치의일부를채우는제1 도전막을포함하되, 상기제1 절연막은상기제1 도전막과오버랩되는제1 부분과, 상기제1 도전막과비오버랩되는제2 부분을포함하고, 상기제2 부분은제1 고정전하(fixed charge)를포함한다.

公开(公告)号：KR101898653B1

公开(公告)日：2018-09-13

申请号：KR1020120049763

申请日：2012-05-10

Applicant: 삼성전자주식회사

Inventor： 정성희 ,  강만석 ,  김준 ,  남기홍 ,  최규완

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66666 ,  H01L27/1052 ,  H01L27/10876 ,  H01L27/228 ,  H01L27/2454

Abstract: 수직채널트랜지스터를구비하는반도체장치및 그제조방법이제공된다. 이제조방법은기판을패터닝하여활성영역을정의하는트렌치를형성하고, 상기트렌치의하부영역에희생패턴을형성하고, 상기트렌치의상부측벽에스페이서를형성하고, 상기희생패턴의상부면을리세스하여, 상기스페이서와상기희생패턴사이에서상기활성영역의측벽을노출시키는윈도우를형성하고, 상기윈도우를통해상기트렌치의측벽을도핑함으로써상기활성영역에불순물영역을형성한후, 상기트렌치내에상기불순물영역에전기적으로연결되는배선을형성하는단계를포함할수 있다.

公开(公告)号：KR1020140061067A

公开(公告)日：2014-05-21

申请号：KR1020120128223

申请日：2012-11-13

Applicant: 삼성전자주식회사

Inventor： 김동찬 ,  박태서 ,  김주은 ,  남기홍

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28185 ,  H01L21/02164 ,  H01L21/0228 ,  H01L21/28194 ,  H01L27/10814 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/513 ,  H01L29/517

Abstract: The present invention provides a method for fabricating a semiconductor device which can improve GIDL property and reliability by forming a gate insulating film by using an atomic deposition method and a densification process. The method for fabricating a semiconductor device includes forming a trench in a substrate, forming a pre-gate insulating film along the lateral surface and the bottom surface of the trench, and oxidizing the pre-gate insulating film by the densification process.

Abstract translation: 本发明提供一种半导体器件的制造方法，该半导体器件通过使用原子沉积法和致密化方法形成栅极绝缘膜，能够提高GIDL性能和可靠性。 制造半导体器件的方法包括在衬底中形成沟槽，沿着沟槽的侧表面和底表面形成预栅绝缘膜，并通过致密化过程来氧化预栅绝缘膜。