-
公开(公告)号：KR101448852B1
公开(公告)日：2014-10-14
申请号：KR1020080009061
申请日：2008-01-29
Applicant: 삼성전자주식회사
IPC: H01L21/24
CPC classification number: H01L21/28061 , H01L29/4933
Abstract: 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 낮은 저항을 가지는 텅스텐 합금 박막을 포함하는 반도체 소자 및 그 제조방법에 관한 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 소자는 텅스텐과 니켈의 합금 박막을 포함한다. 특히, 상기 텅스텐과 니켈의 합금 박막의 전체 중량에서 상기 니켈의 중량은 0.01중량% 내지 5.0중량%의 범위 이내인 것이 바람직하다.
텅스텐, 니켈, 열철리, 합금, 게이트 전극Abstract translation: 半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法，更具体地，涉及包括具有低电阻的钨合金薄膜的半导体器件及其制造方法。
-
公开(公告)号：KR1020130126027A
公开(公告)日：2013-11-20
申请号：KR1020120049763
申请日：2012-05-10
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66666 , H01L27/1052 , H01L27/10876 , H01L27/228 , H01L27/2454 , H01L27/10864
Abstract: A semiconductor device with a vertical channel transistor and a manufacturing method thereof are provided. The manufacturing method comprises the steps of: forming a trench which defines an active region by patterning a substrate; forming a sacrificial pattern on the lower region of the trench; forming a spacer on the upper sidewall of the trench; recessing the upper surface of the sacrificial pattern; forming a window which exposes the sidewall of the active region between the spacer and the sacrificial pattern; forming an impurity region on the active region by doping the sidewall of the trench through the window; and forming a wire electrically connected to the impurity region within the trench.
Abstract translation: 提供具有垂直沟道晶体管的半导体器件及其制造方法。 制造方法包括以下步骤：通过图案化衬底形成限定有源区的沟槽; 在沟槽的下部区域形成牺牲图案; 在沟槽的上侧壁上形成间隔物; 使牺牲图案的上表面凹陷; 形成窗口，所述窗口暴露所述间隔物和所述牺牲图案之间的所述有源区域的侧壁; 通过将沟槽的侧壁掺杂通过窗口在有源区上形成杂质区; 以及形成电连接到沟槽内的杂质区的导线。
-
公开(公告)号：KR1020080111710A
公开(公告)日：2008-12-24
申请号：KR1020070060012
申请日：2007-06-19
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/283
Abstract: A contact structure of a semiconductor device and a manufacturing method thereof are provided to prevent leakage current from flowing into a semiconductor substrate as a titanium silicide layer is formed with uniform thickness in a impurity region due to the conductivity shock-absorbing pattern. An insulating layer(23) is formed on a semiconductor substrate(21). A contact hole patterning the insulating layer and exposing the fixed region of the semiconductor substrate is formed. A conductivity shock-absorbing pattern(27) is formed on the side wall of the contact hole and the exposed semiconductor substrate. A barrier metal pattern is formed on the conductivity shock-absorbing pattern. A conductive plug(35) filling up encapsulated space is formed into the barrier metal pattern.
Abstract translation: 提供半导体器件的接触结构及其制造方法，以防止漏电流流入半导体衬底，因为由于导电性吸震图案，在杂质区域中形成均匀厚度的硅化钛层。 绝缘层（23）形成在半导体衬底（21）上。 形成图案化绝缘层并暴露半导体衬底的固定区域的接触孔。 在接触孔的侧壁和暴露的半导体衬底上形成导电性减震图案（27）。 在导电性吸震图案上形成阻挡金属图案。 填充密封空间的导电塞（35）形成为阻挡金属图案。
-
公开(公告)号：KR1020080036679A
公开(公告)日：2008-04-29
申请号：KR1020060103197
申请日：2006-10-24
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/11568 , H01L21/28282 , H01L21/76224 , H01L21/76838 , H01L29/45
Abstract: A method for fabricating a nonvolatile memory device is provided to implement a gate electrode having low resistance and excellent step coverage by forming a tungsten layer with a pulsed nucleation layer deposition process on a tungsten nitride layer fabricated through a physical vapor deposition process. An isolation pattern(112) is formed to define an active region. A tunnel insulating layer(116), a charge trap layer(118), and a blocking dielectric layer(120) are sequentially formed on the isolation pattern and the active region. A tungsten nitride layer(122) is formed on the blocking dielectric layer. A tungsten layer(124) is formed on the tungsten nitride layer by using a PNL(Pulsed Nucleation Layer) deposition process. The tungsten nitride layer is formed through a physical vapor deposition process. The PNL deposition process is performed under 100 to 400 Torr pressure and at 200 to 400 °C. The tunnel insulating layer includes silicon oxide(SixOy). The charge trap layer includes silicon nitride(SixNy). The blocking dielectric layer includes aluminum oxide(AlxOy).
Abstract translation: 提供一种制造非易失性存储器件的方法，通过在通过物理气相沉积工艺制造的氮化钨层上形成具有脉冲成核层沉积工艺的钨层，来实现具有低电阻和优异的阶梯覆盖的栅电极。 形成隔离图案（112）以限定有源区域。 隧道绝缘层（116），电荷陷阱层（118）和阻挡介质层（120）依次形成在隔离图案和有源区上。 在阻挡电介质层上形成氮化钨层（122）。 通过使用PNL（脉冲成核层）沉积工艺在氮化钨层上形成钨层（124）。 通过物理气相沉积工艺形成氮化钨层。 PNL沉积工艺在100至400乇压力和200至400℃下进行。 隧道绝缘层包括氧化硅（SixOy）。 电荷陷阱层包括氮化硅（SixNy）。 阻挡介电层包括氧化铝（Al x O y）。
-
公开(公告)号：KR100806128B1
公开(公告)日：2008-02-22
申请号：KR1020060125310
申请日：2006-12-11
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L23/53266 , H01L21/76843 , H01L21/76856 , H01L23/53223 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: An interconnection structure of a semiconductor device is provided to prevent a barrier layer positioned between an insulation layer and a contact plug from being damaged in a planarization process for forming the contact plug and maintain sufficiently low contact resistance of the contact plug by forming a barrier layer in which the upper portion of the barrier layer is made of a metal nitride and the lower portion of the barrier layer is made of a metal layer and a metal nitride. An insulation layer(200) whose upper surface is planarized is formed on a semiconductor substrate(100), filling a space between a plurality of conductive structures. The insulation layer can be formed by a CVD process using as source gas Si(OC2H5)4 gas, oxygen gas or ozone gas. The insulation layer is partially removed to form an opening exposing a part of the substrate. A barrier layer is formed along the inner wall and bottom of the opening and the upper surface of the insulation layer, including a metal layer and a nitride layer under the opening and having a nitride layer on the opening. A conductive layer is formed on the resultant structure, filling the opening. The conductive layer and the barrier layer are partially removed to expose the upper surface of the insulation layer so that the conductive layer is left only in the opening covered with the barrier layer to form a metal plug.
Abstract translation: 提供半导体器件的互连结构，以防止位于绝缘层和接触插塞之间的阻挡层在用于形成接触插塞的平坦化处理中被损坏，并通过形成阻挡层来保持接触插塞的足够低的接触电阻 其中阻挡层的上部由金属氮化物制成，并且阻挡层的下部由金属层和金属氮化物制成。 上表面被平坦化的绝缘层（200）形成在半导体衬底（100）上，填充多个导电结构之间的空间。 绝缘层可以通过使用作为源气体Si（OC2H5）4气体，氧气或臭氧气体的CVD工艺形成。 绝缘层被部分地去除以形成露出衬底的一部分的开口。 沿着开口的内壁和底部以及绝缘层的上表面形成阻挡层，包括在开口下方的金属层和氮化物层，并且在开口上具有氮化物层。 在所得结构上形成导电层，填充开口。 导电层和阻挡层被部分去除以暴露绝缘层的上表面，使得导电层仅留在被阻挡层覆盖的开口中以形成金属塞。
-
Patent Agency Ranking
公开(公告)号：KR100591775B1
公开(公告)日：2006-06-26
申请号：KR1020040097420
申请日：2004-11-25
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: 커패시턴스를 향상시킬 수 있는 MIM형 커패시터를 구비하는 반도체 소자 및 그 형성 방법을 개시한다. 상기 방법에 따르면 먼저, 반도체 기판 상에 스토리지노드홀을 구비하는 주형막을 형성한다. 하부전극막을 콘포말하게 형성한다. 상기 주형막 상의 하부전극막을 제거하여 하부전극을 형성한다. 상기 주형막을 제거한다. 그리고, 유전막 및 상부전극막을 콘포말하게 적층한다. 이 때, 상기 하부전극막을 형성하는 단계는 금속함유 불연속막을 형성하는 단계와 금속함유연속막을 형성하는 단계를 구비한다. 상기 상부전극막은 금속함유막으로 형성된다.
금속함유불연속막, 원자박막증착 방법-
-
公开(公告)号：KR1020050049265A
公开(公告)日：2005-05-25
申请号：KR1020030083183
申请日：2003-11-21
Applicant: 삼성전자주식회사
IPC: H01L21/336
Abstract: 금속실리사이드막들을 채택하여 모오스 트랜지스터를 제조하는 방법이 개시된다. 이 방법은 반도체기판 상에 게이트 절연막을 형성하는 것을 포함한다. 상기 게이트 절연막 상에 게이트 전극 및 실리사이드화 저지막 패턴이 적층된 게이트 패턴을 형성한다. 상기 게이트 전극은 폴리실리콘막으로 형성된다. 상기 게이트 패턴의 측벽 상에 제1 절연성 스페이서를 형성한다. 그 후, 상기 게이트 패턴 및 상기 제1 스페이서를 이온주입 마스크로 사용하여 상기 반도체기판 내에 불순물 이온들을 주입하여 소오스/드레인 영역들을 형성한다. 상기 소오스/드레인 영역들의 표면들에 제1 금속실리사이드막들을 형성하고, 상기 실리사이드화 저지막 패턴을 제거하여 상기 게이트 전극의 상부면을 노출시킨다. 상기 상부면이 노출된 게이트 전극의 측벽 상에 제2 절연성 스페이서를 형성하고, 상기 노출된 게이트 전극의 상부면들에 제2 금속실리사이드막을 형성한다.
-
公开(公告)号：KR1019990074459A
公开(公告)日：1999-10-05
申请号：KR1019980008062
申请日：1998-03-11
Applicant: 삼성전자주식회사
IPC: G01N1/28
Abstract: 투과전자현미경을 통해 분석하고자 하는 대상의 시료를 제조하는 데 있어서 시료의 두께를 레이저를 이용하여 자동으로 측정하도록 하는 투과전자현미경의 분석시료 제조장치에 관한 것이다.
본 발명은, 구동력을 인가하는 구동부, 상기 구동부로부터 구동력을 인가받고, 회전에 의해 소정 시료를 연마하는 휠(Wheel), 상기 휠 내부에 설치되며, 광을 상기 시료에 조사하는 광조사부, 상기 광조사부로부터 조사되는 광을 감지하는 센서, 상기 센서의 감지신호를 인가받아서 상기 구동부에 구동력 인가여부에 관한 제어신호를 출력하는 제어부를 구비하여서 상기 시료를 소정 두께로 연마하도록 이루어진다.
따라서, 본 발명에 의하면 시료를 연마하는 동안 시료의 두께가 측정되어서 시료의 제조시간이 단축되고, 설정된 두께의 시료가 제조되면 시료연마 동작이 자동으로 정지되어서 과다연마로 인한 시료의 깨짐이 방지되는 효과가 있다.-
公开(公告)号：KR1019980038790A
公开(公告)日：1998-08-17
申请号：KR1019960057718
申请日：1996-11-26
Applicant: 삼성전자주식회사
Inventor： 정성희
IPC: G06C7/00
Abstract: 본 발명은, 불빛이 없는 어두운 곳에서도 용이하게 컴퓨터를 사용할 수 있는 반도체설비의 키보드 커버에 관한 것이다.
본 발명은, 컴퓨터 키보드를 덮는 반도체설비의 키보드 커버에 있어서, 상기 키보드 커버 내부에 상기 컴퓨터 키보드에 새겨진 문자와 일치하는 문자가 형광물질로 각각 새겨짐을 특징으로 한다.
따라서, 컴퓨터가 능숙하지 않은 작업자도 어두운 곳에서 컴퓨터를 용이하게 사용할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.023 seconds)
