-
公开(公告)号：KR100242717B1
公开(公告)日：2000-03-02
申请号：KR1019960049244
申请日：1996-10-28
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 메모리 장치의 콘택호울(Contact Hole)의 형성방법에 관한 것으로, 본 발명의 목적은 습식식각없이 건식식각만으로 콘택호울을 형성할 수 있는 콘택호울의 형성방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 하부소자와 상부소자간의 연결을 위한 콘택호울을 형성방법은 상기 하부소자의 상부에 제1절연막을 증착하는 과정과; 건식식각에 대해 에칭비가 낮은 제2절연막을 증착하는 과정과; 상기 제2절연막상에 제3절연막을 증착하는 과정과; 상기 제3절연막상에 소정폭의 개구부를 가지는 포토레지스트를 형성한후 건식각을 이용하여 순차적으로 상기 제1 내지 제3절연막을 식각하는 과정을 포함함을 특징으로 한다.
-
公开(公告)号：KR100170308B1
公开(公告)日：1999-02-01
申请号：KR1019950046910
申请日：1995-12-05
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L27/10852 , H01L28/55 , H01L28/91
Abstract: 반도체 메모리 장치의 축적 캐패시터를 제작하는 방법에 있어서, G-bit급 DRAM 제조에 유용한 고유전막과 백금 전극을 구비한 캐패시터의 제조방법이 개시된다.
본 발명에 의한 강유전체 캐패시터의 제작방법에 의하면, 통상의 포토레지스트를 마스크로 사용하지 않고 콘택 홀내에 매몰되어 피식각물인 백금과 단차없이 리세스된 산화물(Oxide)을 마스크로 사용함으로써, 간단한 공정 개선에 의해 백금 전극 패터닝시 발생하는 측벽부착막의 형성을 방지할 수 있다. 또한, 스토리지 노드패턴을 입체적인 구조로 형성함으로써 제한된 셀 면적 내에서 충분한 캐패시턴스를 확보할 수 있다.-
公开(公告)号：KR100144887B1
公开(公告)日：1998-08-17
申请号：KR1019950014329
申请日：1995-05-31
Applicant: 삼성전자주식회사
Abstract: 반도체 메모리 장치 FRAM(Ferroelectric Random Access Memory)용 게이트 유전체막에 관한 것으로, 특히 Reactive ICBD장치를 이용하는 FRAM을 게이트 유전체막 형성방법에 관하여 개시한다. 본 발명은 실리콘 기판과 상기 실리콘 기판 상에 형성된 게이트 이트리아막과 상기 게이트 이트리아막 위에 형성된 게이트 강유전체막을 포함하는 게이트 유전체막 형성방법이다.
본 발명에 의하면 가속전압에 의한 이온수송 도중에 에너지가 1KeV이상이고, 질량에 대한 전하비가 낮기 때문에 공간전하 효과를 제어할 수 있고, 크러스터 빔을 이용한 증착법이기 때문에 원자 증착에 비해 증착속도가 빠르며, 특히 기판에 충돌한 후에 각 원자의 에너지가 10이하로 낮기 때문에 기판상에 손상이 거의 없어서 MBE(Molecular Beam Epitaxy)등에 비해, 저온에서 양호한 박막을 얻을수 있다.-
公开(公告)号：KR1019980012525A
公开(公告)日：1998-04-30
申请号：KR1019960031184
申请日：1996-07-29
Applicant: 삼성전자주식회사
IPC: H01L27/108
-
-
Patent Agency Ranking
公开(公告)号：KR1019970053990A
公开(公告)日：1997-07-31
申请号：KR1019950046910
申请日：1995-12-05
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 반도체 메모리 장치의 축적 캐패시터를 제작하는 방법에 있어서, G-bit급 DRAM 제조에 유용한 고유전막과 백금 전극을 구비한 캐패시터의 제조방법이 개시된다.
본 발명에 의한 강유전체 캐패시터의 제작방법에 의하면, 통상의 포토레지스트를 마스크로 사용하지 않고 콘택 홀내에 매몰되어 피식각물인 백금과 단차없이 리세스된 산화물(Oxide)을 마스크로 사용함으로써, 간단한 공정 개선에 의해 백금 전극 패터닝시 발생하는 측벽부착막의 형성을 방지할 수 있다. 또한, 스토리지 노드패턴을 입체적인 구조로 형성함으로써 제한된 셀 면적 내에서 충분한 캐패시턴스를 확보할 수 있다.-
公开(公告)号：KR1019970052070A
公开(公告)日：1997-07-29
申请号：KR1019950054703
申请日：1995-12-22
Applicant: 삼성전자주식회사
Inventor： 문종
IPC: H01L21/205
-
公开(公告)号：KR1019970018570A
公开(公告)日：1997-04-30
申请号：KR1019950031059
申请日：1995-09-21
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 반도체장치의 캐패시터 형성방법이 개시되어 있다. 본 발명은 소자분리 영역, 트랜지스터, 및 패드전극이 형성된 반도체기판 전면에 층간절연층을 형성하는 단계와, 상기 층간절연층을 선택적으로 식각하여 상기 패드전극을 노출시키는 단계와, 상기 패드전극이 노출된 반도체기판 전면에 핫척(hot chuck) 및 벨쟈(belljar) 히터를 구비하는 매엽식 LPCVD(low pressure CVD) 장비로 도우핑된 반구형 그레인(hemispherical grain) 폴리실리콘층을 증착하는 단계, 및 상기 증착된 반구형 그레인 폴리실리콘층을 패터닝하여 상기 패드도전층과 연결된 하부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 하부전극의 표면적을 증가시킬 수 있어 상기 하부전극으로 구성되어 캐패시터의 정전용량을 크게 증가시킬 수 있다.-
公开(公告)号：KR100230356B1
公开(公告)日：1999-11-15
申请号：KR1019950054703
申请日：1995-12-22
Applicant: 삼성전자주식회사
Inventor： 문종
IPC: H01L21/205
Abstract: 양질의 박막을 형성할 수 있는 화학기상증착 장치에 대해 기재하고 있다.
이는, 플라즈마 반응에 의해 웨이퍼 상에 소정의 물질막을 형성하기 위한 반응실과, 반응실에 플라즈마를 생성하기 위한 플라즈마실과, 플라즈마 실의 상부에, 전자 싸이크로트론 공명층이 상기 웨이퍼 상에 고밀도로 형성되도록 소정의 높이로 설치된 공동 공명실과, 플라즈마 및 공동 공명실의 외벽을 둘러싸는 형태로 배치되어, 플라즈마실에 입사된 반응가스 중의 전자가 회전운동을 하여 전자 싸이크로트론 공명층을 형성하도록 자계를 형성해주는 자계형성부, 및 공동 공명실을 경유하여 플라즈마실에 마이크로파를 도입하기 위한 마이크로파 도입부를 구비하여 이루어진다.-
公开(公告)号：KR100161376B1
公开(公告)日：1999-02-01
申请号：KR1019940011274
申请日：1994-05-24
Applicant: 삼성전자주식회사
Inventor： 문종
IPC: H01L21/203
CPC classification number: H01J37/3244 , C23C14/0063 , C23C14/0641 , C23C14/0682 , C23C14/165 , C23C14/50 , C23C14/541 , H01J37/34 , H01J2237/2001 , H01L21/28518
Abstract: 반도체소자의 금속배선 형성방법 및 이에 사용되는 스퍼터링 장치가 개시되어 있다. 실리콘 기판 상에 500~800℃의 고온에서 티타늄막과 티타늄 질화막을 탄화규소척을 설치한 스퍼터 챔버 내에서 연속적으로 증착하고, 상기 결과물을 대기중에 노출시키지 않고 금속층을 증착한다.
탄화규소로 된 척을 설치하여 500~800℃의 고온에서 확산 방지막 및 금속층을 형성함으로써, 공정을 단순화시키고, 콘택 저항을 감소시키며, 양질의 금속층을 얻을 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.02 seconds)
