中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

79 records (took 0.03 seconds)

    원자층 형성용 반응챔버
    11.
    发明公开
    원자층 형성용 반응챔버 失效
    形成原子层的反应室

    公开(公告)号：KR1020020084616A

    公开(公告)日：2002-11-09

    申请号：KR1020010024043

    申请日：2001-05-03

    Applicant: 삼성전자주식회사

    Inventor： 이정현 ,  김대식 ,  민요셉 ,  조영진

    IPC: H01L21/203

    Abstract: PURPOSE: A reaction chamber for forming an atomic layer is provided to reduce a deposition time for the atomic layer, prevent undesired generation of particles, and reduce a staying time of chemicals in the reaction chamber. CONSTITUTION: A wafer stage(42) is formed on a bottom of a housing(40). An exhaust hole(44) is formed around the wafer stage(42). A heating portion(46) and an upper plate(48) of predetermined thickness are installed on an upper portion of the wafer stage(42). A barrier rib(49) is formed between the housing(40) and the upper plate(48). A space between the housing(40) and the upper plate(48) is divided into two parts by the barrier rib(49). A gas supply tube(50) is connected with the housing(40). A precursor is supplied through the gas supply tube(50). An atomic layer is formed on a surface of a wafer by the supplied precursor. A gas supply tube(54) has an injection nozzle(52). An electrode plate(58) is installed at a bottom face of the upper plate(48). The electrode plate(58) is connected with an RF power source(56). A shower head(60) is installed under the upper plate(48). A plurality of holes(62) is formed in the shower head(60). A heating portion(64) is formed in the shower head(60).

    Abstract translation: 目的：提供用于形成原子层的反应室，以减少原子层的沉积时间，防止不期望的颗粒产生，并减少化学品在反应室中的停留时间。 构成：晶片台（42）形成在壳体（40）的底部上。 在晶片台（42）周围形成排气孔（44）。 在晶片台（42）的上部安装预定厚度的加热部分（46）和上板（48）。 在壳体（40）和上板（48）之间形成隔壁（49）。 壳体（40）和上板（48）之间的空间被隔壁（49）分成两部分。 气体供给管（50）与壳体（40）连接。 通过气体供给管（50）供给前体。 通过所供应的前体在晶片的表面上形成原子层。 气体供给管（54）具有注射喷嘴（52）。 电极板（58）安装在上板（48）的底面。 电极板（58）与RF电源（56）连接。 淋浴头（60）安装在上板（48）的下方。 多个孔（62）形成在喷头（60）中。 在花洒头（60）中形成加热部（64）。

    나노결정을 포함하는 메모리 소자 및 그 제조 방법
    12.
    发明授权
    나노결정을 포함하는 메모리 소자 및 그 제조 방법 有权
    包含纳米晶体的存储器件及其制造方法

    公开(公告)号：KR101194839B1

    公开(公告)日：2012-10-25

    申请号：KR1020060019301

    申请日：2006-02-28

    Applicant: 삼성전자주식회사

    Inventor： 설광수 ,  최성재 ,  최재영 ,  민요셉 ,  장은주 ,  이동기

    IPC: H01L21/336

    CPC classification number: H01L29/42332 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/51 ,  H01L29/513 ,  H01L29/7881 ,  Y10S977/721 ,  Y10S977/785 ,  Y10S977/943

    Abstract: 기판;
    상기 기판 내부에 형성되며, 서로 이격되어 위치하는 소스 영역; 및 드레인 영역;
    상기 기판 표면에 형성되어, 상기 소스 영역 및 드레인 영역을 연결하며, 복수개의 나노결정을 포함하는 메모리 셀;
    상기 메모리 셀 상에 형성되는 제어 게이트;를 구비하며,
    상기 메모리 셀이 상기 기판 상에 형성되는 제 1 터널링 산화물층; 상기 제 1 터널링 산화물층 상에 형성되는 제 2 터널링 산화물층; 및, 상기 제 2 터널링 산화물층 상에 형성되는 복수개의 나노결정을 포함하는 제어 산화물층;을 구비하는 것을 특징으로 하는 메모리 소자를 제공한다.
    본 발명에 따른 메모리 소자는 정전기적 인력을 주기 위한 아미노실란기를 도입할 수 있는 친수성의 제 2 터널링 산화물층을 구비함으로써 나노결정의 단일층 배열이 가능하여 소자 특성의 제어가 가능하고 보다 향상된 소자 특성을 보여주는 메모리 소자를 제공하는 것이 가능하다.

    파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터
    13.
    发明授权
    파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 失效

    公开(公告)号：KR101008026B1

    公开(公告)日：2011-01-14

    申请号：KR1020100066998

    申请日：2010-07-12

    Applicant: 삼성전자주식회사

    Inventor： 배은주 ,  민요셉 ,  최원봉 ,  정병호

    IPC: H01L29/732 ,  H01L29/78 ,  B82Y10/00

    Abstract: 개시된 탄소나노튜브 트랜지스터는, 탄소나노튜브와, 이 탄소나노튜브의 길이방향의 양단부에 각각 전기적으로 접촉되는 소스 전극 및 드레인 전극과, 탄소나노튜브로부터 상기 길이방향과 교차되는 옆쪽으로 이격되게 위치되어 탄소나노튜브의 길이방향으로 연장된 연장부를 갖는 게이트 전극을 포함한다. 이와 같은 구성에 의하면, 게이트 전극에 인가되는 전압이 소스와 드레인 사이의 채널에 효율적으로 전달되므로 균일한 트랜지스터 특성을 갖는 수직 탄소나노튜브 트랜지스터의 구현이 가능하다.

    파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법
    14.
    发明授权
    파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법 失效
    具有埋栅结构的碳纳米管晶体管及其制造方法

    公开(公告)号：KR100988080B1

    公开(公告)日：2010-10-18

    申请号：KR1020030012360

    申请日：2003-02-27

    Applicant: 삼성전자주식회사

    Inventor： 배은주 ,  민요셉 ,  최원봉 ,  정병호

    IPC: H01L29/732 ,  B82Y10/00

    Abstract: 개시된 탄소나노튜브 트랜지스터는, 탄소나노튜브와, 이 탄소나노튜브의 양단부에 각각 전기적으로 접촉되는 소스 전극 및 드레인 전극과, 탄소나노튜브로부터 이격되게 위치되어 탄소나노튜브의 길이방향으로 연장된 연장부를 갖는 게이트 전극을 포함한다. 이와 같은 구성에 의하면, 게이트 전극에 인가되는 전압이 소스와 드레인 사이의 채널에 효율적으로 전달되므로 균일한 트랜지스터 특성을 갖는 수직 탄소나노튜브 트랜지스터의 구현이 가능하다.

    전하 트랩형 반도체 메모리 소자
    15.
    发明公开
    전하 트랩형 반도체 메모리 소자 有权
    充电捕捉半导体存储器件及其制造方法

    公开(公告)号：KR1020080049500A

    公开(公告)日：2008-06-04

    申请号：KR1020060120142

    申请日：2006-11-30

    Applicant: 삼성전자주식회사

    Inventor： 설광수 ,  민요셉 ,  신상민

    IPC: H01L27/115

    CPC classification number: H01L29/792 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/7883 ,  Y10T428/31678 ,  H01L21/0223

    Abstract: A charge trap semiconductor memory device and a manufacturing method of the same are provided to enhance retention characteristics by adjusting effectively a trap position and density in a charge trap layer. A first precursor material is coated on a substrate surface(31). A first layer(33) including an insulating material is formed by oxidizing the first precursor material. A second precursor material including a metal material is coated on the first layer. The first precursor material is formed instead of the second precursor material on a part of the substrate surface. A second layer(35) is formed by oxidizing the first precursor material including the insulating material and the second precursor material including the metal material. A charge trap layer is formed by isolating the metal material within the insulating material.

    Abstract translation: 提供了一种电荷阱半导体存储器件及其制造方法，以通过有效地调节电荷陷阱层中的陷阱位置和密度来增强保持特性。 第一前体材料涂覆在基材表面（31）上。 通过氧化第一前体材料形成包括绝缘材料的第一层（33）。 包含金属材料的第二前体材料涂覆在第一层上。 在衬底表面的一部分上形成第一前体材料代替第二前体材料。 通过氧化包括绝缘材料的第一前体材料和包括金属材料的第二前体材料形成第二层（35）。 通过隔离绝缘材料中的金属材料形成电荷陷阱层。

    유리 위에의 단일벽 탄소나노튜브 제조방법
    16.
    发明公开
    유리 위에의 단일벽 탄소나노튜브 제조방법 无效
    在玻璃上制造单壁碳纳米管的方法

    公开(公告)号：KR1020070071177A

    公开(公告)日：2007-07-04

    申请号：KR1020050134405

    申请日：2005-12-29

    Applicant: 삼성전자주식회사

    Inventor： 민요셉 ,  배은주 ,  박완준

    IPC: B82B3/00 ,  C01B31/02 ,  B82Y40/00

    CPC classification number: B82Y40/00 ,  B82Y30/00 ,  C01B32/162 ,  C01B2202/02 ,  B01J19/12 ,  B82B3/0009

    Abstract: A process of manufacturing SWNT on a glass substrate is provided to produce and to grow the SWNT with high purity on the glass substrate at low temperature and to employ the produced SWNT in production of semiconductor and to display panel by depositing catalytic metals on the glass substrate pre-deposited with a buffer layer and feeding source gas to the glass substrate to grow the SWNT. The process comprises the steps of: depositing a buffer layer(6b) on a glass substrate(6); depositing catalyst metals(6c) on the glass substrate having the buffer layer; generating H2O plasma in a vacuum chamber(2) after introducing the catalyst metal deposited glass substrate into the vacuum chamber; and feeding source gas to the vacuum chamber to grow carbon nano-tubes(6d) on the glass substrate. The buffer layer is made of transparent and amorphous materials having relatively great negative value of heat of formation. The catalyst metal is at least one selected from a group consisting of Fe, Ni, Co and alloy thereof.

    Abstract translation: 提供了在玻璃基板上制造SWNT的方法，以在低温下在玻璃基板上生产和生长具有高纯度的SWNT，并且在半导体制造中使用生产的SWNT并且通过在玻璃基板上沉积催化金属来显示面板 预先沉积有缓冲层并将原料气体供给玻璃基底以生长SWNT。 该方法包括以下步骤：在玻璃基板（6）上沉积缓冲层（6b）; 在具有缓冲层的玻璃衬底上沉积催化剂金属（6c）; 在将催化剂金属沉积的玻璃基板引入真空室之后，在真空室（2）中产生H 2 O等离子体; 并将原料气体供给到真空室中，以在玻璃基板上生长碳纳米管（6d）。 缓冲层由具有相对较大的形成负值的透明和无定形材料制成。 催化剂金属为选自Fe，Ni，Co及其合金中的至少一种。

Patent Agency Ranking