건식 식각 장치
    11.
    发明授权
    건식 식각 장치 失效
    干法蚀刻系统

    公开(公告)号:KR100698871B1

    公开(公告)日:2007-03-22

    申请号:KR1020010039525

    申请日:2001-07-03

    Abstract: 반도체 기판을 식각하는 도중에 발생하는 반응 부산물의 흡착력을 향상시키는 건식 식각 장치가 개시되고 있다. 상기 식각 공정이 수행되는 챔버 내부에 제공되는 플라즈마는 감광막이 도포되지 않은 반도체 기판의 피가공막을 식각한다. 이때, 반도체 기판을 지지하는 섀도우 링은 일부가 탄소 화합물로 구성된다. 그리고, 상기 탄소 화합물은 플라즈마에 의해 식각되어 식각 공정 도중에 발생되는 전체 반응 부산물의 흡착력을 강화시킨다. 따라서, 식각 공정 중에 발생하는 반응 부산물은 상기 챔버 내부에 견고하게 흡착된다. 이에 따라, 반응 부산물의 박리에 의한 파티클 발생을 방지할 수 있고, 장치의 정비 주기를 연장할 수 있다.

    Abstract translation: 公开了一种干蚀刻设备,其改善了在蚀刻半导体衬底期间产生的反应副产物的吸引力。 提供在其中执行蚀刻工艺的腔室中的等离子体蚀刻未被施加光致抗蚀剂膜的半导体基板的经处理的膜。 此时,支撑半导体衬底的阴影环的一部分由碳化合物制成。 碳化合物被等离子体蚀刻以提高蚀刻过程中产生的全部反应副产物的吸附能力。 因此,在蚀刻过程中产生的反应副产物被牢固地吸附在腔室内。 结果,可以防止由于反应副产物的剥离而产生颗粒,并且可以延长设备的维护周期。

    반도체 기판 냉각 장치 및 이를 포함하는 반도체 기판가공 설비
    12.
    发明公开
    반도체 기판 냉각 장치 및 이를 포함하는 반도체 기판가공 설비 无效
    用于冷却半导体基板的装置和用于制造具有该半导体基板的半导体基板的设备

    公开(公告)号:KR1020060044051A

    公开(公告)日:2006-05-16

    申请号:KR1020040091841

    申请日:2004-11-11

    CPC classification number: G03F7/70875

    Abstract: 반도체 기판을 정밀하게 가공할 수 있는 반도체 기판 가공 설비는, 제1 공정을 수행하기 위한 제1 장치, 제1 공정의 후속적인 제2 공정을 수행하기 위한 제2 장치, 그리고 제1 장치와 제2 장치 사이에 이송되는 반도체 기판을 소정의 온도로 냉각하기 위하여, 냉각 플레이트, 베스펠로 이루어진 갭 스페이서 및 가이드 핀을 갖는 반도체 기판 냉각 장치를 포함한다. 갭 스페이서를 베스펠로 형성함으로써 갭 스페이서가 파손되는 것을 방지할 수 있다. 따라서 반도체 기판을 안정적으로 냉각할 수 있을 뿐만 아니라, 정밀하게 가공할 수 있다.

    반도체 소자의 층간 절연막 패턴 형성 방법
    13.
    发明公开
    반도체 소자의 층간 절연막 패턴 형성 방법 无效
    在半导体器件中制作层间电介质的方法

    公开(公告)号:KR1020070056672A

    公开(公告)日:2007-06-04

    申请号:KR1020050115644

    申请日:2005-11-30

    Abstract: A method for forming an interlayer dielectric pattern of a semiconductor device is provided to prevent the generation of scratches on a semiconductor wafer and to improve the yield by minimizing the damage of a first pillar under a planarizing process on an interlayer dielectric using a second pillar. An interlayer dielectric is formed on a semiconductor substrate(110) with first and second regions. A stepped portion exists between the first and second regions of the substrate. A photoresist pattern is formed on the interlayer dielectric. An interlayer dielectric pattern is formed on the resultant structure by etching selectively the interlayer dielectric using the photoresist pattern as an etch mask. At this time, a first pillar(145a) is formed at a portion between the first and the second regions and at least one second pillar(145b) is formed on the first region.

    Abstract translation: 提供了一种用于形成半导体器件的层间电介质图案的方法,以防止在半导体晶片上产生划痕并且通过使用第二柱将在平坦化工艺下的第一柱的损伤最小化在层间电介质上来提高产量。 在具有第一和第二区域的半导体衬底(110)上形成层间电介质。 在基板的第一和第二区域之间存在阶梯部分。 在层间电介质上形成光致抗蚀剂图案。 通过使用光致抗蚀剂图案作为蚀刻掩模选择性地蚀刻层间电介质,在所得结构上形成层间电介质图案。 此时,在第一和第二区域之间的部分形成有第一支柱(145a),并且在第一区域上形成至少一个第二支柱(145b)。

    동영상 화질 개선을 위한 블랙 데이터를 안정적으로삽입할 수 있는 액정 표시 장치의 소스 드라이버
    14.
    发明公开
    동영상 화질 개선을 위한 블랙 데이터를 안정적으로삽입할 수 있는 액정 표시 장치의 소스 드라이버 无效
    液晶显示装置的源驱动器,能够插入黑色数据,以提高移动图像的质量稳定性

    公开(公告)号:KR1020060065224A

    公开(公告)日:2006-06-14

    申请号:KR1020040104018

    申请日:2004-12-10

    Inventor: 박정태

    Abstract: 동영상 화질 개선을 위한 블랙 데이터를 안정적으로 삽입할 수 있는 액정 표시 장치의 소스 드라이버가 제공된다. 소스 드라이버는 액정 표시 장치의 소스 라인을 각각 구동하는 소스 라인 구동 신호를 출력하는 라인 드라이버를 다수개 포함하는 회로에 관한 것으로서, 각각의 라인 드라이버들은, 출력 제어 신호에 응답하여 디지털 노멀 데이터와 디지털 디코딩 블랙 데이터 중 하나를 선택하는 데이터 선택부와, 데이터 선택부에 의해 선택된 디지털 데이터에 대응하는 감마 기준 전압들 중 하나를 선택하여 소스 라인 구동 신호에 대응하는 아날로그 계조 전압들을 출력하는 디코더부를 포함한다. 소스 드라이버는 각각의 라인 드라이버들에 의해 공통으로 사용되며, 외부로부터 입력되는 블랙 데이터를 디코딩하여 디지털 디코딩 블랙 데이터를 발생하는 데이터 디코더를 더 구비한다. 소스 드라이버는, 모든 라인 드라이버들에 의해 공통으로 사용되며 디지털 디코딩 블랙 데이터를 발생하는 데이터 디코더를 포함하므로, 칩 사이즈 및 출력 버퍼의 입력 지연을 감소시킬 수 있고 출력 멀티플렉서의 구조를 단순하게 할 수 있다.

    프레임 상쇄 및 하프 디코딩 방법을 채용하는TFT-LCD 소스 드라이버 및 소스 라인 구동 방법
    15.
    发明授权
    프레임 상쇄 및 하프 디코딩 방법을 채용하는TFT-LCD 소스 드라이버 및 소스 라인 구동 방법 有权
    采用帧消除和半解码方式的TFT-LCD源驱动器和源极线驱动方法

    公开(公告)号:KR100525003B1

    公开(公告)日:2005-10-31

    申请号:KR1020040005645

    申请日:2004-01-29

    Inventor: 박정태

    CPC classification number: G09G3/3688 G09G2310/027 G09G2310/0297 G09G2340/16

    Abstract: 프레임 상쇄 및 하프 디코딩 방법을 채용하는 TFT-LCD 소스 드라이버 및 소스 라인 구동 방법이 개시된다. 본 발명의 TFT-LCD 소스 드라이버는 다수개의 채널들 중 2 채널 마다 소스 라인 구동 전압을 출력한다. 정극성의 제1 및 제2 그레이 스케일 전압을 발생하는 정 하프 디코더와 부극성의 제1 및 제2 그레이 스케일 전압을 발생하는 부 하프 디코더의 출력이 쵸핑 제어 신호에 응답하는 쵸핑 먹스부를 통해 선택적으로 제1 및 제2 출력 버퍼로 전달된다. 제1 및 제2 출력 버퍼의 출력은 극성 제어 신호에 응답하는 극성 먹스부를 통해 제1 및 제2 채널로 출력된다. 이에 따라, 정해진 프레임 동안 2개의 채널로 2 그레이 스케일 차이를 갖는 구동 전압을 반복적으로 출력함으로써, 그 중간에 해당하는 그레이 스케일 전압이 출력되는 것처럼 보이게 한다.

    종형확산로
    16.
    发明公开
    종형확산로 无效
    垂直型炉

    公开(公告)号:KR1020060116338A

    公开(公告)日:2006-11-15

    申请号:KR1020050038496

    申请日:2005-05-09

    Inventor: 박정태

    CPC classification number: H01L21/67248 H01L21/22 H01L21/67098

    Abstract: A vertical diffusion furnace is provided to improve the uniformity of thickness in a predetermined thin film by detecting exactly a process temperature in response to each position using a plurality of movable pockets with thermometers. A vertical diffusion furnace comprises a housing(100) with a heater, an outer tube(200) in the housing, an inner tube(300) in the outer tube, a boat, and a plurality of pockets. The boat(400) is used for loading a plurality of wafers. The boat is capable of moving up and down in the inner tube. The plurality of pockets(500) are installed on an outer wall of the housing. The plurality of pockets are capable of moving to and fro, respectively. The pocket has a thermometer(510) capable of reaching the boat. The thermometer of the pocket is composed of a thermocouple.

    Abstract translation: 提供垂直扩散炉以通过使用具有温度计的多个可移动凹坑来响应于每个位置精确地检测处理温度来改善预定薄膜中的厚度均匀性。 垂直扩散炉包括具有加热器的壳体(100),壳体中的外管(200),外管中的内管(300),船和多个袋。 船(400)用于装载多个晶片。 船能够在内管中上下移动。 多个袋(500)安装在壳体的外壁上。 多个口袋能够分别来回移动。 口袋具有能够到达船的温度计(510)。 口袋的温度计由热电偶组成。

    웨이퍼 플랫존 얼라인먼트 장치
    17.
    发明公开
    웨이퍼 플랫존 얼라인먼트 장치 无效
    WAFER FLATZONE对齐设备

    公开(公告)号:KR1020060086066A

    公开(公告)日:2006-07-31

    申请号:KR1020050006933

    申请日:2005-01-26

    Inventor: 박정태

    CPC classification number: H01L21/68 H01L21/67242

    Abstract: 본 발명은 웨이퍼 플랫존 얼라인먼트 장치에 관한 것으로서, 즉 본 발명은 웨이퍼의 플랫존 길이보다 긴 거리를 이격하여 양측으로 평행하게 구비되면서 회전축에 일정 간격으로 보다 큰 직경을 갖는 원판형상의 격판을 일체로 형성시킨 한 쌍의 얼라인 롤러 사이에 승강 가능하게 웨이퍼를 카운트하는 웨이퍼 카운터를 구비한 웨이퍼 플랫존 얼라인먼트 장치에 있어서, 상기 웨이퍼 카운터(20)는 한 쌍의 상기 얼라인 롤러(10) 사이에서 하나의 카운터 센서(22)를 구비하고, 상기 카운터 센서(22)는 카운터 블록(21)에서 상기 얼라인 롤러(10)의 길이 방향으로 수평 왕복 이동하면서 웨이퍼(30)를 카운트하도록 구비되는 구비되는 구성인 바 웨이퍼(30)를 카운트 시 웨이퍼(30)들간 충돌이나 웨이퍼 카운터(20)에서의 웨이퍼 손상이 방지되게 함으로써 보다 안정된 공정 수행과 신뢰성 및 생산성을 증대시키게 되는 효과를 제공한다.

    플랫존, 얼라인먼트, 웨이퍼 카운트, 카운터 센서

    반도체 제조장비의 웨이퍼 카운팅 및 정렬 장치
    18.
    发明公开
    반도체 제조장비의 웨이퍼 카운팅 및 정렬 장치 无效
    半导体制造设备中的波形计数器和对准装置

    公开(公告)号:KR1020060055867A

    公开(公告)日:2006-05-24

    申请号:KR1020040095041

    申请日:2004-11-19

    Inventor: 박정태

    CPC classification number: H01L21/67259 H01L21/68

    Abstract: 반도체 소자의 제조를 위한 웨이퍼 취급 장치에서 로딩 불량에 따른 웨이퍼 손상을 방지할 수 있는 웨이퍼 카운팅 및 정렬 장치가 개시되어 있다. 그러한 반도체 제조장비의 웨이퍼 카운팅 및 정렬 장치는, 웨이퍼 감지센서를 포함하며 웨이퍼의 매수를 카운팅하기 위한 웨이퍼 카운터부와, 상기 웨이퍼가 일방향으로 벗어나지 못하도록 가이딩 하기 위한 가이드 롤러부와, 상기 웨이퍼 카운터부와 상기 가이드 롤러부 사이에 위치되며 상기 웨이퍼를 회전시켜 웨이퍼의 플랫 존을 정렬시키는 드라이버 롤러부와, 상기 웨이퍼 카운터부의 슬롯마다 배치되어 상기 웨이퍼의 에지 발생여부를 각기 감지하기 위한 에지 센서를 포함하는 에지 감지부를 구비함에 의해, 웨이퍼에 에지 및 칩핑의 존재 시 함께 로딩되는 타 웨이퍼에 손상을 주는 경우나 설비 에러를 유발하는 경우가 감소 또는 최소화된다.

    반도체 제조장비, 웨이퍼 카운터, 웨이퍼 얼라이너, 드라이버 롤러

    액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼
    19.
    发明公开
    액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼 失效
    液晶显示装置的源驱动器中具有高电平速率的输出缓冲器

    公开(公告)号:KR1020040057491A

    公开(公告)日:2004-07-02

    申请号:KR1020020084241

    申请日:2002-12-26

    Abstract: PURPOSE: An output buffer having a high slew rate in a source driver of a liquid crystal display device is provided to improve the driving capability by controlling the voltage level with the control transistor or the invertor, thereby improving the slew rate characteristics. CONSTITUTION: An output buffer having a high slew rate in a source driver of a liquid crystal display device includes a differential amplifying circuit(100), a control circuit(110) and an output circuit(120). The differential amplifying circuit(100) generates a first control signal obtained by differential amplifying the input signal and the pull-up(or -down) signal having a characteristics inverted to the input signal by inputting the input signal and the feedback output signal. The control circuit(110) is driven in response to a predetermined bias voltage and the first control signal and has a characteristics inverted to the first control signal. And, the output circuit(120) generates an output signal following the input signal while it is charged and discharged to the supply power level or the ground power level in response to the pull-up(or -down) signal and the second control signal.

    Abstract translation: 目的:提供一种在液晶显示装置的源极驱动器中具有高压摆率的输出缓冲器,以通过控制晶体管或反相器控制电压电平来提高驱动能力,从而提高压摆率特性。 构成:在液晶显示装置的源极驱动器中具有高压摆率的输出缓冲器包括差分放大电路(100),控制电路(110)和输出电路(120)。 差分放大电路(100)通过输入输入信号和反馈输出信号,生成通过差分放大输入信号和具有与输入信号反相的特性的上拉(或下降)信号而获得的第一控制信号。 控制电路(110)响应于预定的偏置电压和第一控制信号而被驱动并具有与第一控制信号相反的特性。 并且,输出电路(120)响应于上拉(或下降)信号和第二控制信号而在输入信号被充电并且放电到电源功率电平或接地功率电平之前产生跟随输入信号的输出信号 。

    웨이퍼 에싱 장비의 가열 척
    20.
    发明公开
    웨이퍼 에싱 장비의 가열 척 无效
    加热砂浆加热设备

    公开(公告)号:KR1020010088090A

    公开(公告)日:2001-09-26

    申请号:KR1020000012103

    申请日:2000-03-10

    Abstract: PURPOSE: A heating chuck of wafer ashing equipment is provided to effectively eliminate polymer exposed to plasma and adhered to a wafer in an etching process, by forming a circular groove in the heating chuck used in a conventional ashing process. CONSTITUTION: A heating chuck(300) for an ashing process is formed in semiconductor manufacturing equipment having a groove of a straight line type. A circular groove(340) is formed in an edge portion of the heating chuck. A wafer(10) is exposed to plasma in an etching process so that the circular groove formed in the heating chuck contacts a portion to which polymer is adhered.

    Abstract translation: 目的:提供晶片灰化设备的加热卡盘,通过在常规灰化过程中使用的加热卡盘中形成圆形凹槽,有效地消除了暴露于等离子体的聚合物,并在蚀刻过程中粘附在晶片上。 构成:在具有直线型槽的半导体制造装置中形成用于灰化处理的加热卡盘(300)。 在加热卡盘的边缘部分形成圆形槽(340)。 在蚀刻工艺中将晶片(10)暴露于等离子体,使得形成在加热卡盘中的圆形槽与聚合物粘附的部分接触。

Patent Agency Ranking