公开(公告)号：KR1020100093666A

公开(公告)日：2010-08-26

申请号：KR1020090012711

申请日：2009-02-17

Applicant: 삼성전자주식회사

Inventor： 김의석 ,  조성휘 ,  이근희 ,  홍상준 ,  박상욱 ,  장인배

IPC: H01L21/027

CPC classification number: G03H1/22 ,  G03F7/70408 ,  G03H1/0408 ,  G03H2001/0094 ,  G03F7/70716 ,  G03F7/70758

Abstract: PURPOSE: A hologram exposure apparatus is provided to control the gap between a hologram mask and a target by minutely driving a mask stage. CONSTITUTION: A mask stage(30) is supported in a main body(1). A hologram mask(20) is supported by the mask stage. A drive unit(80) is arranged between the main body and the mask stage. The drive unit moves relatively the mask stage to the main body. A driving unit includes piezoelectric element(10) and a power supply source(90) supplying power to the piezoelectric element.

Abstract translation: 目的：提供一种全息曝光装置，通过微小地驱动掩模台来控制全息掩模与目标之间的间隙。 构成：荫罩台（30）支撑在主体（1）中。 全息掩模（20）由掩模台支撑。 驱动单元（80）布置在主体和掩模台之间。 驱动单元将掩模台相对于主体移动。 驱动单元包括压电元件（10）和向压电元件供电的电源（90）。

公开(公告)号：KR1020070056672A

公开(公告)日：2007-06-04

申请号：KR1020050115644

申请日：2005-11-30

Applicant: 삼성전자주식회사

Inventor： 박정태 ,  김진성 ,  이영구 ,  이근희 ,  최리라 ,  김진석

IPC: H01L21/3205

CPC classification number: H01L21/76801 ,  H01L21/31053 ,  H01L21/31144 ,  H01L27/10847

Abstract: A method for forming an interlayer dielectric pattern of a semiconductor device is provided to prevent the generation of scratches on a semiconductor wafer and to improve the yield by minimizing the damage of a first pillar under a planarizing process on an interlayer dielectric using a second pillar. An interlayer dielectric is formed on a semiconductor substrate(110) with first and second regions. A stepped portion exists between the first and second regions of the substrate. A photoresist pattern is formed on the interlayer dielectric. An interlayer dielectric pattern is formed on the resultant structure by etching selectively the interlayer dielectric using the photoresist pattern as an etch mask. At this time, a first pillar(145a) is formed at a portion between the first and the second regions and at least one second pillar(145b) is formed on the first region.

Abstract translation: 提供了一种用于形成半导体器件的层间电介质图案的方法，以防止在半导体晶片上产生划痕并且通过使用第二柱将在平坦化工艺下的第一柱的损伤最小化在层间电介质上来提高产量。 在具有第一和第二区域的半导体衬底（110）上形成层间电介质。 在基板的第一和第二区域之间存在阶梯部分。 在层间电介质上形成光致抗蚀剂图案。 通过使用光致抗蚀剂图案作为蚀刻掩模选择性地蚀刻层间电介质，在所得结构上形成层间电介质图案。 此时，在第一和第二区域之间的部分形成有第一支柱（145a），并且在第一区域上形成至少一个第二支柱（145b）。

公开(公告)号：KR1020050042612A

公开(公告)日：2005-05-10

申请号：KR1020030077397

申请日：2003-11-03

Applicant: 삼성전자주식회사

Inventor： 최민호 ,  이근희 ,  김진성 ,  석종규 ,  황기현

IPC: H01L21/8242

Abstract: 본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 기판을 제공하는 단계; 상기 기판 상에 하부전극용 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 표면이 질소-리치 결합 상태가 되도록 인 도핑 및 질화 처리를 하는 단계; 상기 기판을 어닐링하는 단계; 상기 폴리실리콘막 상에 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극용 도전막을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 저온에서 PN 공정을 진행하기 때문에 하부전극용 폴리실리콘막의 리닝(leaning) 현상이 억제되는 동시에 기판 영역별 인(P) 농도 균일성이 향상되고 또한 캐패시턴스의 최소값/최대값의 비가 높아지게 되어 캐패시터의 전기적 특성이 향상된다.

公开(公告)号：KR1020100093665A

公开(公告)日：2010-08-26

申请号：KR1020090012710

申请日：2009-02-17

Applicant: 삼성전자주식회사

Inventor： 김의석 ,  장인배 ,  이성진 ,  조성휘 ,  이근희 ,  홍상준 ,  박상욱

IPC: H01L21/027

CPC classification number: G03H1/0408 ,  G03F7/70408 ,  G03H2001/0094 ,  G03F7/70716 ,  G03F7/70758

Abstract: PURPOSE: A hologram exposure apparatus is provided to precisely transfer a mask holder and to precisely control the interval between an object and a hologram mask by comprising a piezoelectric element in a gaping unit. CONSTITUTION: An object with an exposure target is prepared. A pattern is recorded in a hologram mask(20) transferred to the object. A stage supports the hologram mask. A gaping unit(40) is arranged between the hologram mask and the stage. The gaping unit comprises a piezoelectric element(100) arranged between the stage and the mask holder.

Abstract translation: 目的：提供一种全息曝光装置，通过在间隙单元中包括压电元件来精确地传送掩模支架并精确地控制物体和全息掩模之间的间隔。 构成：准备具有曝光对象的物体。 在传送到物体的全息掩模（20）中记录图案。 舞台支持全息面具。 间隙单元（40）布置在全息掩模和台之间。 间隙单元包括布置在平台和面罩座之间的压电元件（100）。

公开(公告)号：KR101390303B1

公开(公告)日：2014-04-30

申请号：KR1020070092472

申请日：2007-09-12

Applicant: 삼성전자주식회사

Inventor： 이근희 ,  김훈태

IPC: H03F3/45

Abstract: 본 발명은 차동 대 단일단 변환기(Differential to single ended converter)에 대한 것으로 차동 대 단일 단 변환기의 장치에 있어서, 제 1 전압을 입력 받아 동 위상인 제 1 전류를 출력하는 비 인버팅 전압 전류 변환부와 제 2 전압을 입력 받아 위상을 반전한 제 2 전류를 출력하는 인버팅 전압-전류 변환부와 상기 제 1 전류 및 상기 제 2 전류를 서로 더하고, 전압으로 변환하는 전류 전압 변환부를 포함하고 상기 제 2 전압의 위상은 상기 제 1 전압의 위상과 반대인 것으로, 동 전압 신호에 의해 발생하는 모든 전류 성분을 전압으로 변환 시켜 변환 효율을 높일 수 있고, 인덕터를 사용하여 전류 신호 변화를 전압으로 변환함으로써 출력 전압 변화 폭을 증가시킬 수 있는 이점이 있다.
차동 대 단일단 변환기, 인덕터, 저항, PMOS, NMOS, BJT.

公开(公告)号：KR1020070068747A

公开(公告)日：2007-07-02

申请号：KR1020050130708

申请日：2005-12-27

Applicant: 삼성전자주식회사

Inventor： 최리라 ,  김진성 ,  이영구 ,  박정태 ,  이근희

IPC: H01L21/3065 ,  H01L21/304

CPC classification number: H01J37/32862

Abstract: A method of rinsing semiconductor fabricating equipment is provided to remove the byproduct of (NH4)2SiF6 generated when removing a natural oxide layer which is soluble by using water. An etching gas containing ammonia and nitrogen trifluoride is supplied on a wafer(W) with a natural oxide layer(100a). The etching gas is reacted with the natural oxide layer by generating plasma to form a byproduct of ammonium fluorosilicide. The wafer is heated to absorb the byproduct in semiconductor manufacturing equipment, and then the byproduct is removed by using water.

Abstract translation: 提供一种冲洗半导体制造设备的方法，以去除通过使用水去除可溶解的天然氧化物层时产生的（NH 4）2 SiF 6的副产物。 含有氨和三氟化氮的蚀刻气体在具有天然氧化物层（100a）的晶片（W）上提供。 蚀刻气体通过产生等离子体与天然氧化物层反应，形成氟硅酸铵的副产物。 将晶片加热以吸收半导体制造设备中的副产物，然后通过使用水除去副产物。

公开(公告)号：KR1020050088729A

公开(公告)日：2005-09-07

申请号：KR1020040014164

申请日：2004-03-03

Applicant: 삼성전자주식회사

Inventor： 최민호 ,  김진성 ,  황경환 ,  우재영 ,  이근희 ,  안순덕

IPC: C23C16/455

CPC classification number: C23C16/4402 ,  C23C16/45544 ,  C23C16/45565 ,  C23C16/4584 ,  C23C16/482

Abstract: 원자막 증착 장치가 개시되어있다. 반도체 기판에 대한 원자막 증착 공정을 수행하기 위한 프로세스 챔버 내부는 반도체 기판을 지지하기 위한 척이 배치되고, 척의 상부에는 샤워 헤드가 배치된다. 샤워 헤드와 오존 발생기 사이에는 오존 가스 공급라인이 개재된다. 이 경우, 오존 가스 공급라인에는 필터링 부재가 내장되어, 오존 발생기로부터 생성된 오존 가스에 포함된 파티클을 필터링한다. 따라서 파티클이 프로세스 챔버에 유입되어 발생되는 반도체 장치의 특성 저하 및 공정 에러를 급격히 줄일 수 있다.

公开(公告)号：KR101544373B1

公开(公告)日：2015-08-17

申请号：KR1020090042916

申请日：2009-05-18

Applicant: 삼성전자주식회사

Inventor： 이종인 ,  이근희

IPC: H04W48/18 ,  H04W8/08 ,  H04W48/16

CPC classification number: H04W48/18 ,  H01Q1/007 ,  H01Q1/521 ,  H04W8/183 ,  H04W88/06

Abstract: 본발명은다수개의안테나들을구비하는통신단말기및 그의통신시스템접속방법에관한것으로, 파워온 시, 다수개의통신시스템들로이루어지고미리저장된선호로밍리스트에서우선적으로접속하도록미리설정된홈 시스템을결정하고, 홈시스템과일정주파수대역에서통신하기위한홈 안테나에시스템스위치를연결하고, 홈안테나를통해홈 시스템에서제공되는홈 서비스가획득되면, 홈시스템에접속하여홈 서비스를이용하도록구성된다. 본발명에따르면, 통신단말기에서다수개의안테나들이시스템스위치를통해상호격리되어동작될수 있다. 즉통신단말기에서안테나들중 어느하나동작시, 안테나들중 나머지는동작이제한된다. 이로인하여, 통신단말기에서안테나들간 간섭을억제할수 있다.

公开(公告)号：KR1020110064198A

公开(公告)日：2011-06-15

申请号：KR1020090120693

申请日：2009-12-07

Applicant: 삼성전자주식회사

Inventor： 이근희 ,  이성기 ,  박석주 ,  홍종화 ,  박종호 ,  김정환

IPC: H01L21/687 ,  H01L21/027

CPC classification number: G03F7/707 ,  G03F7/70616 ,  G03F7/70841 ,  H01L21/6838

Abstract: PURPOSE: A chuck and a light exposure device with the same are provided to contact a wafer through only a support unit formed on the external side of the chuck, thereby reducing influences due to foreign materials. CONSTITUTION: A chuck(10) is separated from the lower surface of a wafer. A plurality of negative pressure holes(11a) and a plurality of positive pressure holes(11b) are formed in the chuck. A planarization unit planarizes the surface of the wafer. A support unit(12) has a ring shape to support the external side of the wafer. A negative pressure generating device(40) generates negative pressure and transfers the negative pressure to the negative pressure holes. A positive pressure generating device(50) generates positive pressure and transfers the positive pressure to the positive pressure holes.

Abstract translation: 目的：提供一种卡盘和具有该卡盘的曝光装置，以仅通过形成在卡盘外侧的支撑单元与晶片接触，从而减少由于异物引起的影响。 构成：卡盘（10）与晶片的下表面分离。 在卡盘中形成有多个负压孔（11a）和多个正压孔（11b）。 平面化单元使晶片的表面平坦化。 支撑单元（12）具有环形以支撑晶片的外侧。 负压产生装置（40）产生负压并将负压传递到负压孔。 正压力产生装置（50）产生正压并将正压传递到正压孔。

公开(公告)号：KR1020100092212A

公开(公告)日：2010-08-20

申请号：KR1020090011489

申请日：2009-02-12

Applicant: 삼성전자주식회사

Inventor： 박상욱 ,  클루브프란시스 ,  김의석 ,  조성휘 ,  이근희 ,  홍상준

IPC: H01L21/027 ,  G03F7/20 ,  H01L21/66

CPC classification number: G03F7/70408 ,  G01B11/02 ,  G03F7/7085

Abstract: PURPOSE: The prism for the holographic exposure apparatus and exposure apparatus including the same improves the space measurement structure between the holographic mask and material. It applies to the prism having the various shape. CONSTITUTION: The holographic mask(50) is combined in the mask combining surface(11). The wire extend of the second incline(13) and the first inclined plane(12) prepares in order to accomplish approximately, figure 45 with the wire extend of the mask combining surface. The beam incident part for the space measurement at least prepares among the first inclined plane and the second incline in one. The beam incident part for the space measurement comprises the entrance face in which the beam for the space measurement for measuring interval between the material(60) is income.

Abstract translation: 目的：全息曝光装置的棱镜和包括其的曝光装置改善了全息掩模和材料之间的空间测量结构。 适用于具有各种形状的棱镜。 构成：全息掩模（50）组合在掩模组合表面（11）中。 准备第二斜面（13）和第一倾斜平面（12）的导线延伸，以便通过掩模组合表面的导线延伸达到图45。 用于空间测量的光束入射部分至少在第一倾斜平面和第二倾斜面之间准备。 用于空间测量的光束入射部分包括入射面，用于用于测量物质（60）之间的间隔的空间测量的光束是入射面。