반도체 소자의 배선 및 이의 형성 방법
    11.
    发明授权
    반도체 소자의 배선 및 이의 형성 방법 失效
    半导体器件的接线及其制造方法

    公开(公告)号:KR100876976B1

    公开(公告)日:2009-01-09

    申请号:KR1020070009735

    申请日:2007-01-31

    Abstract: 간단한 공정을 통해 형성될 수 있는 반도체 소자의 배선 및 그 제조 방법에서, 배선은 기판 상에 위치하고 개구부를 포함하는 층간 절연막과, 상기 개구부 내부를 채우고 소오스 가스의 반응을 이용하는 증착 공정에 의해 형성된 제1 텅스텐으로 이루어지는 콘택 플러그와, 상기 소오스 가스의 반응을 이용하는 증착 공정에 의해 형성된 제1 텅스텐 및 물리기상증착 공정에 의해 형성된 제2 텅스텐이 적층된 형상을 갖고, 상기 콘택 플러그의 상부면과 접촉하는 도전성 패턴을 포함한다. 상기 배선을 형성할 때 평탄화 공정이 요구되지 않는다. 또한, 상기 도전성 패턴의 표면 모폴로지 특성이 우수하다.

    휴대용 단말기에서 메시지를 전송하기 위한 장치 및 방법
    12.
    发明授权
    휴대용 단말기에서 메시지를 전송하기 위한 장치 및 방법 有权
    用于在便携式终端上发送消息的设备和方法

    公开(公告)号:KR101802241B1

    公开(公告)日:2017-12-28

    申请号:KR1020110061112

    申请日:2011-06-23

    Abstract: 본발명은휴대용단말기의메시지전송장치및 방법에관한것으로, 특히휴대용단말기에서공유하는수신자의정보를메시지의발신시점에대한정보로사용하기위한장치및 방법에관한것으로, 휴대용단말기에서메시지를전송하기위한장치는예약메시지작성시수신자정보를확인하여수신자에대한정보공유범위를확인하여출력하는발신관리부, 상기출력된정보공유범위가운데메시지발신시점으로사용할발신조건을선택받아상기예약메시지, 상기발신조건을메시지서버로전송하는제어부, 수신자에게전송할메시지를생성하는메시지생성부를포함하는것을특징으로한다.

    Abstract translation: 本发明将消息发送到,移动终端以用于与重要的是在本发明由共享接收者的消息的信息的呼叫时间信息的使用的设备和方法涉及一种消息用于便携式终端,特别是移动终端发射的设备和方法 的设备接收所选择的在始发管理单元使用的呼出的条件下,与消息始发时间和输出所述确认共享信息接收器中的中间输出份额信息来确定所述接收器信息生成所述预留消息时,所述预留消息,呼叫条件 一个消息服务器和一个消息生成器,用于生成一个消息发送给接收者。

    저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
    13.
    发明授权
    저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법 有权
    用于形成半导体器件的金属硅化物层的方法,其仅组合干蚀刻和化学干蚀刻

    公开(公告)号:KR101566922B1

    公开(公告)日:2015-11-09

    申请号:KR1020090012507

    申请日:2009-02-16

    CPC classification number: H01L27/11524 H01L29/665 H01L29/66825

    Abstract: 저스트드라이에칭을통하여폴리실리콘을노출시키고, 케미컬드라이에칭을통하여산화막을리세스하는금속실리사이드막형성방법에관한것이다. 전자의이동속도를늘이고콘택저항을줄이기위하여, 게이트위에금속을캡핑하는살리사이드공정에서, 게이트의폴리실리콘상에금속을증착하기전에, 폴리실리콘을노출시켜야한다. 폴리실리콘의선 폭이좁아지면서, 폴리실리콘을오픈할때 로스가커지고, 드라이에칭시실리콘기판이터치되는경향이있다. 이에, 과다에칭을방지하기위하여, 1차로폴리실리콘을노출하는정도로드라이에칭을실시한다. 2차로폴리실리콘을완전히노출하는케미컬드라이에칭을실시한다. 케미컬드라이에칭은, NF와 NH,HF와 NH혹은 N와 H와 NF의조합중에서에천트소스를선택하고, 에천트소스를플라즈마, 리모트플라즈마혹는열에의하여해리하고, 해리반응을통하여 NHF와 NHF·HF의에천트를형성하며, 에천트를저온에서옥사이드(SiO)와반응시킴으로써고체상태의 (NH)SiF부산물을생성하며, 부산물을고온에서어닐링함으로써가스상태의 SiF/NH/HF로승화시킨다.

    저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
    14.
    发明公开
    저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법 有权
    用于形成半导体器件金属硅化物层的方法,其组合只有干蚀刻和化学干蚀刻

    公开(公告)号:KR1020100093358A

    公开(公告)日:2010-08-25

    申请号:KR1020090012507

    申请日:2009-02-16

    Abstract: PURPOSE: A metal silicide layer formation method of a semiconductor device with chemical dry etching and a just dry etching is provided to prevent the distribution poor with a center value of a gate resistance upturned by preventing excessive etching in an oxide recess. CONSTITUTION: A gate structure(120) of line and space form is formed on a semiconductor substrate(100). An oxide film(130) is added in a front side of the semiconductor substrate with a gate structure formed. A stopping layer(140) is added in the front side of the oxide film to a blanket mode. An inter-layer insulating film is added in the front side of the stopper film. The insulating layer is ground to the surface of the stopper film.

    Abstract translation: 目的:提供具有化学干蚀刻和刚干蚀刻的半导体器件的金属硅化物层形成方法,以通过防止氧化物凹陷中的过度蚀刻而上升的栅极电阻的中心值来防止分布差。 构成:在半导体衬底(100)上形成线和空间形式的栅极结构(120)。 在形成有栅极结构的半导体衬底的正面中添加氧化膜(130)。 将阻挡层(140)加入到氧化膜的正面以覆盖模式。 在阻挡膜的前侧添加层间绝缘膜。 将绝缘层研磨到止动膜的表面。

    오디오 출력 제어 방법 및 이를 지원하는 전자 장치

    公开(公告)号:KR101855725B1

    公开(公告)日:2018-06-20

    申请号:KR1020140003813

    申请日:2014-01-13

    CPC classification number: H03G3/3005

    Abstract: 기재된다양한실시예들은오디오출력에관한것으로, 음원신호를복호하는디코더의출력을확인하는과정, 상기디코더의출력값에대응하여스피커에공급되는기준신호의생성여부를제어하는제어과정을포함하는오디오출력제어방법및 이를지원하는전자장치를포함할수 있다. 여기서본 발명이상술한내용에한정되는것은아니며, 발명의상세한설명에기재된다양한실시예들로서이해되어야할 것이다.

    반도체 소자 및 그 제조 방법
    16.
    发明授权
    반도체 소자 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR101755635B1

    公开(公告)日:2017-07-10

    申请号:KR1020100100465

    申请日:2010-10-14

    CPC classification number: H01L29/7827 H01L27/11582 H01L29/66666 H01L29/7926

    Abstract: 반도체소자및 제조방법이제공된다. 반도체소자의제조방법은서로이격되어적층된절연패턴들을포함하는절연구조체를기판상에형성하되, 서로인접한절연패턴들사이에갭 영역들이정의되는것, 갭영역들을채우고, 절연구조체의측벽을덮는제1 도전막을형성하는것, 및절연구조체의측벽상의제1 도전막을덮는제2 도전막을형성하는것을포함하되, 절연구조체의상부의측벽상의제2 도전막의두께는절연구조체의하부의측벽상의제2 도전막의두께보다크다.

    Abstract translation: 提供了一种半导体器件和制造方法。 一种制造半导体器件以形成绝缘结构,其包括在基板上相互隔开的层叠绝缘图案的方法,所述间隙区域被相邻的绝缘图案doeneungeot之间限定,其填充所述间隙区域中,覆盖所述绝缘结构的侧壁 第一导电haneungeot形成膜,并包括在在所述绝缘结构的第二导电膜厚度的第一导电的第二导电层,覆盖膜的分离的结构壁的形成,上侧壁具有在所述绝缘结构,所述侧壁的下部的第二导电 大于电影的厚度。

    반도체 소자의 배선 및 이의 형성 방법
    17.
    发明公开
    반도체 소자의 배선 및 이의 형성 방법 失效
    半导体器件的接线及其制造方法

    公开(公告)号:KR1020080071648A

    公开(公告)日:2008-08-05

    申请号:KR1020070009735

    申请日:2007-01-31

    Abstract: A wire of a semiconductor device and a method for forming the same are provided to reduce a bridge defect between neighboring conductive patterns and a disconnection of the conductive pattern by improving surface morphology characteristic of the conductive pattern. An interlayer dielectric(102) is located on a substrate(100) and includes an opening(104). A contact plug(108a) is gap-filled in the opening. The contact plug is made of a first tungsten(112) formed by a deposition process using a reaction of source gas. A conductive pattern(116) is contacted to an upper surface of the contact plug. The conductive pattern is a laminated shape of the first tungsten and a second tungsten(114) formed by a PVD(Physical Vapor Deposition) process. The deposition process for forming the first tungsten includes CVD(Chemical Vapor Deposition) and ALD(Atomic Layer Deposition). A thickness of the first tungsten included in the conductive pattern is 100 to 500 Å.

    Abstract translation: 提供半导体器件的线及其形成方法,通过改善导电图案的表面形态特征来减少相邻导电图案之间的桥接缺陷和导电图案的断开。 层间电介质(102)位于基底(100)上并且包括开口(104)。 接触塞(108a)在开口中间隙填充。 接触塞由通过使用源气体的反应的沉积工艺形成的第一钨(112)制成。 导电图案(116)与接触插塞的上表面接触。 导电图案是通过PVD(物理气相沉积)工艺形成的第一钨和第二钨(114)的叠层形状。 用于形成第一钨的沉积工艺包括CVD(化学气相沉积)和ALD(原子层沉积)。 包含在导电图案中的第一钨的厚度为100〜500。

Patent Agency Ranking