公开(公告)号：KR1020130105182A

公开(公告)日：2013-09-25

申请号：KR1020120027400

申请日：2012-03-16

Applicant: 삼성전자주식회사

Inventor： 박해우 ,  김원섭

IPC: G06F15/80 ,  G06F9/46

CPC classification number: G06F15/80 ,  G06F8/4452 ,  G06F9/3012 ,  G06F9/3891 ,  G06F15/7867 ,  G06F15/8023

Abstract: PURPOSE: Reconfigurable processor based on a mini core, scheduling device and method are provided to obtain iteration partial cancellation (IPC) by scheduling a loop. CONSTITUTION: A plurality of mini cores (MC) is defined by a group of function units. A function unit (FU) independently executes loop iteration. A first mini core executes first loop iteration. A second mini core executes second loop iteration. An internal link (120a) connects function units inside the each mini core. An external link (110) connects the each mini core. [Reference numerals] (140) Control memory

Abstract translation: 目的：提供基于迷你核心的可重构处理器，调度设备和方法，通过调度循环来获得迭代部分取消（IPC）。 构成：多个小型核心（MC）由一组功能单元定义。 功能单元（FU）独立执行循环迭代。 第一个迷你内核执行第一个循环迭代。 第二个迷你内核执行第二个循环迭代。 内部链接（120a）连接每个迷你核心内的功能单元。 外部链路（110）连接每个迷你核心。 （附图标记）（140）控制存储器

公开(公告)号：KR102244620B1

公开(公告)日：2021-04-20

申请号：KR1020140119370

申请日：2014-09-05

Applicant: 삼성전자주식회사

Inventor： 장춘기 ,  박해우 ,  최윤서

IPC: G06T15/00

公开(公告)号：KR1020130051821A

公开(公告)日：2013-05-21

申请号：KR1020110117186

申请日：2011-11-10

Applicant: 삼성전자주식회사

Inventor： 이진석 ,  유동훈 ,  김원섭 ,  김태송 ,  박해우 ,  안민욱 ,  안희진

IPC: G06F9/48 ,  G06F9/30

CPC classification number: G06F9/5016 ,  G06F9/461

Abstract: PURPOSE: A method for transmitting vector register file data and a core system with improved interrupted speed delays are provided to prevent transmission delays generated in a process which stores and recovers the vector register file data based on the hardware data transmitting device when an interruption is generated, thereby improving the interrupted speed delays of the core system. CONSTITUTION: A second memory(120) has large capacity in comparison to a first memory(110). A vector register file is vector register sets. A core(140) determines whether or not a first memory stores the vector register file data of being executed when the interruption is generated. The core generates a first command or a second command which stores the vector register file data corresponding to a determination result. A data transmitting device(150) reads the vector register file data from the vector register file and stores the same in the second memory. [Reference numerals] (110) First memory; (120) Second memory; (130) Vector register file; (140) Core; (150) Data transmitting device; (160) Scalar register file; (170) Data memory controller

Abstract translation: 目的：提供一种用于传输向量寄存器文件数据的方法和具有改进的中断速度延迟的核心系统，以防止在产生中断时基于硬件数据发送设备存储和恢复向量寄存器文件数据的过程中产生的传输延迟 ，从而提高核心系统的中断速度延迟。 构成：与第一存储器（110）相比，第二存储器（120）具有大的容量。 向量寄存器文件是向量寄存器集。 核心（140）确定第一存储器是否存储当产生中断时正在执行的向量寄存器文件数据。 核心产生存储对应于确定结果的向量寄存器文件数据的第一命令或第二命令。 数据发送装置（150）从向量寄存器文件读取向量寄存器文件数据并将其存储在第二存储器中。 （附图标记）（110）第一存储器; （120）第二存储器; （130）向量寄存器文件; （140）核心; （150）数据发送装置; （160）标量寄存器文件; （170）数据存储控制器

公开(公告)号：KR1020160063081A

公开(公告)日：2016-06-03

申请号：KR1020140166630

申请日：2014-11-26

Applicant: 삼성전자주식회사

Inventor： 손민영 ,  박해우 ,  정민규 ,  유동훈

IPC: G06T15/00 ,  G06T1/20

CPC classification number: G06T17/20 ,  G06T15/005 ,  G06T15/00 ,  G06T1/20

Abstract: 렌더링장치가, 입력패치의적어도하나의도메인이렌더링될때 가시적인지여부를나타내는, 도메인가시성스트림을생성하고, 도메인가시성스트림을이용하여, 입력패치의가시적인영역에대한도메인정보를생성하고, 도메인정보에기초하여, 가시적인도메인에대해도메인쉐이딩을수행하는, 방법이개시된다.

Abstract translation: 提供了一种通过使用双向渲染管线来选择性地镶嵌的方法和装置。 公开了用于选择性细分的方法，其包括以下步骤：产生域可见流，其表示当呈现域时输入补丁的至少一个域是否可见; 通过使用域可见流在输入补丁的可见区域上生成域信息; 并根据域信息在可视域上执行域阴影。

公开(公告)号：KR1020160051155A

公开(公告)日：2016-05-11

申请号：KR1020140150626

申请日：2014-10-31

Applicant: 삼성전자주식회사

Inventor： 정민규 ,  박해우 ,  손민영 ,  유동훈

IPC: G06T15/00

CPC classification number: G06T15/405 ,  G06T15/005

Abstract: 타일에포함된복수의프래그먼트(fragment)들에대한깊이테스트(depth test)에기초하여, 가시적(visible)인프래그먼트를결정하는단계; 결정된프래그먼트에대응되는프리미티브(primitive)의식별자를저장하는단계; 및프리미티브의식별자를이용하여, 타일에포함된복수의프리미티브들에대해선택적렌더링을수행하는단계;를포함하는, 타일기반렌더링을수행하는방법및 장치가제공된다.

Abstract translation: 提供了一种用于进行基于瓦片的渲染的方法和装置，包括以下步骤：基于瓦片中包括的多个片段的深度测试来确定可见片段; 存储对应于所确定的片段的原语的标识符; 并且使用原语的标识符来选择性地渲染包括在瓦片中的多个基元。

公开(公告)号：KR1020160034718A

公开(公告)日：2016-03-30

申请号：KR1020140126054

申请日：2014-09-22

Applicant: 삼성전자주식회사

Inventor： 우상옥 ,  김창무 ,  박승인 ,  박해우 ,  안민수 ,  류수정 ,  이형욱

IPC: G06T15/00

CPC classification number: G06T7/40 ,  G06T15/405

Abstract: 애플리케이션으로부터, 계층적깊이버퍼에저장된계층적깊이값에대한출력요청을수신하는단계; 수신된요청에기초하여, 계층적깊이값을계층적깊이버퍼로부터출력하여기 설정된메모리에저장하는단계; 및저장된계층적깊이값을이용하여렌더링을수행하는단계;를포함하는, 렌더링방법및 렌더링방법을수행하는장치가제공된다.

Abstract translation: 提供了一种执行渲染方法的渲染方法和装置。 呈现方法包括以下步骤：从应用程序接收存储在分层深度缓冲器中的层次深度值的输出请求; 基于接收到的请求从分层深度缓冲器输出分层深度值，并将其存储在预设存储器中; 以及通过使用所存储的分层深度值来执行渲染。

公开(公告)号：KR1020140096587A

公开(公告)日：2014-08-06

申请号：KR1020130009327

申请日：2013-01-28

Applicant: 삼성전자주식회사

Inventor： 박해우 ,  김석진

IPC: G06F9/06 ,  G06F9/38 ,  G06F9/46

CPC classification number: G06F9/4881 ,  G06F9/3877 ,  G06F15/7867

Abstract: The present invention relates to a device which enables multiple function units to share at least one function logic item. The logic sharing device according to an embodiment includes: a storage unit which stores the data delivered from two or more function units to share one or more function logic items; and an arbitration unit which delivers the data stored in the storage unit to deliver the function units based on a scheduling rule. The present embodiment can increase the number of supportable function units without significantly increasing the size of a circuit and consequently reduce routing and communication paths and the consumption of resources required for the same.

Abstract translation: 本发明涉及一种能够使多个功能单元共享至少一个功能逻辑项的设备。 根据实施例的逻辑共享装置包括：存储单元，其存储从两个或更多个功能单元传递的数据以共享一个或多个功能逻辑项; 以及仲裁单元，其传送存储在存储单元中的数据，以基于调度规则传递功能单元。 本实施例可以增加可支持功能单元的数量，而不显着增加电路的尺寸，从而减少路由和通信路径以及为此需要的资源的消耗。